作者chesterhaha (chesterhaha)
看板Electronics
標題[問題] flash-SAR ADC問題
時間Sun Mar 27 18:34:17 2022
版上各位大家好
小弟最近研究flash-SAR二階式ADC遇到了一些問題，在differential input flash ADC裡
使用的4-input比較器(圖左)，容易在input跟reference的vcm差太多的時候有很大的offs
et，某些情況下大到讓後端SAR ADC的redundancy不夠用來修正。
目前能找到的differential input flash ADC 都是在input先用電容做 vin-vref 這個動
作(圖右)，來解這個問題。但電路裡input端還有接到SAR ADC的C-DAC，所以希望避免大
的輸入電容，不知道有沒有更好的解決辦法，先謝謝各位了！！
https://i.imgur.com/fs6OVQj.jpg
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.140.157.93 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1648377259.A.5F2.html
1F：推 ptt183club: 電容串中間再塞一級pre-amp 03/27 19:31
2F：→ chesterhaha: 請問是指右圖的電容跟SAR的電容陣列中間嗎？ 03/27 20:51
3F：→ chesterhaha: 這樣加入pre-amp是怎麼避免4-input 比較器遇到的inpu 03/27 20:54
4F：→ chesterhaha: t refer offset 問題? 03/27 20:54
5F：推 blacktea5: 那為什麼不切換方式往vcm 上下切？ 03/27 21:45
6F：推 ptt183club: 常見去掉offset的方式是autozero,可以將input offset 03/27 21:55
7F：→ ptt183club: 跟pre amp一起考慮。另外也可以試著只針對vin/vip點at 03/27 21:55
8F：→ ptt183club: z。 03/27 21:55
9F：推 ptt183club: 還有就是可以瞭解一下早造成offset成因是什麼，有時xy 03/27 22:00
10F：→ ptt183club: 點加個reset也會有效。 03/27 22:00
11F：→ chesterhaha: 回樓上 不太確定你的意思，據我的了解右邊電路目的是 03/27 22:09
12F：→ chesterhaha: 做出VCM+vr1-vin1 與 VCM+vr2-vin2進differential pa 03/27 22:09
13F：→ chesterhaha: ir做比較，來避免掉用兩組differential pair會遇到 03/27 22:09
14F：→ chesterhaha: 的電壓不對稱問題，但是缺點是輸入電容太大，不適合 03/27 22:09
15F：→ chesterhaha: 跟SAR ADC接在一起 03/27 22:09
16F：→ chesterhaha: 回p大 好，感謝 03/27 22:11
17F：→ blacktea5: 我的意思是你ref dac 跟 sig dac 一起往中間切 03/28 00:01
18F：→ blacktea5: 用一個4 input cmp 做個2-3次比較 剩自己sig dac 切 03/28 00:02
19F：→ blacktea5: 你用一個比較器 頂多offset 就你自己一個 03/28 00:03
20F：→ blacktea5: 不然你就說要做 cal offset 03/28 00:04
21F：→ blacktea5: 如果是產品 要cal 我不建議 學校的話 做一做懂觀念還 03/28 00:05
22F：→ blacktea5: 行 03/28 00:05
23F：→ blacktea5: 好像有人用bridge方式縮小電容 但是還是要顧及你的線 03/28 00:15
24F：→ blacktea5: 性度 03/28 00:15
25F：→ blacktea5: 感覺你的圖右 是不錯的解法 缺點電容太大我有點不懂是 03/28 00:29
26F：→ blacktea5: 怎樣大 03/28 00:29
27F：→ chesterhaha: 回b大 可能有點誤會，4 input 的比較器是用在flash a 03/28 10:39
28F：→ chesterhaha: dc裡的，因為是3bits的flash所以需要7個比較器，才會 03/28 10:39
29F：→ chesterhaha: 擔心改成右圖架構的電路，電容值*7並聯在SAR的C-DAC 03/28 10:39
30F：→ chesterhaha: 端，影響到線性度。 03/28 10:39
31F：→ blacktea5: 先做完一次3 b你後面用sar 兩段不同cmp 還是有offset 03/28 16:03
32F：→ blacktea5: 啊？ 03/28 16:03
33F：→ blacktea5: 你做3+7 你的redun要怎麼差？通常是差銜接的 所以是9b 03/28 16:11
34F：→ blacktea5: ? 03/28 16:11
35F：→ blacktea5: 2013 yz Lin sub range sar 參考一下 03/28 16:40
36F：→ chesterhaha: 好我再研究看看，感謝！！ 03/28 21:17