作者chesterhaha (chesterhaha)
看板Electronics
标题[问题] flash-SAR ADC问题
时间Sun Mar 27 18:34:17 2022
版上各位大家好
小弟最近研究flash-SAR二阶式ADC遇到了一些问题，在differential input flash ADC里
使用的4-input比较器(图左)，容易在input跟reference的vcm差太多的时候有很大的offs
et，某些情况下大到让後端SAR ADC的redundancy不够用来修正。
目前能找到的differential input flash ADC 都是在input先用电容做 vin-vref 这个动
作(图右)，来解这个问题。但电路里input端还有接到SAR ADC的C-DAC，所以希望避免大
的输入电容，不知道有没有更好的解决办法，先谢谢各位了！！
https://i.imgur.com/fs6OVQj.jpg
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 223.140.157.93 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1648377259.A.5F2.html
1F：推 ptt183club: 电容串中间再塞一级pre-amp 03/27 19:31
2F：→ chesterhaha: 请问是指右图的电容跟SAR的电容阵列中间吗？ 03/27 20:51
3F：→ chesterhaha: 这样加入pre-amp是怎麽避免4-input 比较器遇到的inpu 03/27 20:54
4F：→ chesterhaha: t refer offset 问题? 03/27 20:54
5F：推 blacktea5: 那为什麽不切换方式往vcm 上下切？ 03/27 21:45
6F：推 ptt183club: 常见去掉offset的方式是autozero,可以将input offset 03/27 21:55
7F：→ ptt183club: 跟pre amp一起考虑。另外也可以试着只针对vin/vip点at 03/27 21:55
8F：→ ptt183club: z。 03/27 21:55
9F：推 ptt183club: 还有就是可以了解一下早造成offset成因是什麽，有时xy 03/27 22:00
10F：→ ptt183club: 点加个reset也会有效。 03/27 22:00
11F：→ chesterhaha: 回楼上 不太确定你的意思，据我的了解右边电路目的是 03/27 22:09
12F：→ chesterhaha: 做出VCM+vr1-vin1 与 VCM+vr2-vin2进differential pa 03/27 22:09
13F：→ chesterhaha: ir做比较，来避免掉用两组differential pair会遇到 03/27 22:09
14F：→ chesterhaha: 的电压不对称问题，但是缺点是输入电容太大，不适合 03/27 22:09
15F：→ chesterhaha: 跟SAR ADC接在一起 03/27 22:09
16F：→ chesterhaha: 回p大 好，感谢 03/27 22:11
17F：→ blacktea5: 我的意思是你ref dac 跟 sig dac 一起往中间切 03/28 00:01
18F：→ blacktea5: 用一个4 input cmp 做个2-3次比较 剩自己sig dac 切 03/28 00:02
19F：→ blacktea5: 你用一个比较器 顶多offset 就你自己一个 03/28 00:03
20F：→ blacktea5: 不然你就说要做 cal offset 03/28 00:04
21F：→ blacktea5: 如果是产品 要cal 我不建议 学校的话 做一做懂观念还 03/28 00:05
22F：→ blacktea5: 行 03/28 00:05
23F：→ blacktea5: 好像有人用bridge方式缩小电容 但是还是要顾及你的线 03/28 00:15
24F：→ blacktea5: 性度 03/28 00:15
25F：→ blacktea5: 感觉你的图右 是不错的解法 缺点电容太大我有点不懂是 03/28 00:29
26F：→ blacktea5: 怎样大 03/28 00:29
27F：→ chesterhaha: 回b大 可能有点误会，4 input 的比较器是用在flash a 03/28 10:39
28F：→ chesterhaha: dc里的，因为是3bits的flash所以需要7个比较器，才会 03/28 10:39
29F：→ chesterhaha: 担心改成右图架构的电路，电容值*7并联在SAR的C-DAC 03/28 10:39
30F：→ chesterhaha: 端，影响到线性度。 03/28 10:39
31F：→ blacktea5: 先做完一次3 b你後面用sar 两段不同cmp 还是有offset 03/28 16:03
32F：→ blacktea5: 啊？ 03/28 16:03
33F：→ blacktea5: 你做3+7 你的redun要怎麽差？通常是差衔接的 所以是9b 03/28 16:11
34F：→ blacktea5: ? 03/28 16:11
35F：→ blacktea5: 2013 yz Lin sub range sar 参考一下 03/28 16:40
36F：→ chesterhaha: 好我再研究看看，感谢！！ 03/28 21:17