作者WetDreamZZZ (夢中夢)
看板Electronics
標題[問題] 單級放大器也會有LHP zero嗎？
時間Tue Mar 1 01:41:06 2022
會問這個主要是最近在做V-to-I電路
https://imgur.com/Wg4XDBh
放大器採單級 輸入對因為input range較低採用PMOS(下圖size非實際選用大小)
https://www.analogictips.com/wp-content/uploads/2017/05/opampspumped-image1.png
看AC時 當小訊號從放大器負端斷開輸入
如果看OP內部Q13的GD相連該線
會發現有個左半平面的zero出現(如下圖標示位置 上為Gain下為Phase)
https://imgur.com/39klhEY
想請教大家的是 這是有可能的嗎？
後來發現這個zero位置跟Q3以及Q4的size大小有關（在設計的時候他們的Wf跟L都很大）
但就算是跟CGD有關係 在沒加nulling電阻情況下他應該產生的是右半平面的zero吧？
怎麼會產生左半平面出來了？
再次感謝各位了!!!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 106.1.235.210 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1646070069.A.4BC.html
1F：推 BaaaSwin: 整個迴路應該有包含輸出的gmRc? 變成兩級 03/01 02:53
2F：→ BaaaSwin: 用source follower的形式輸出應該就可以了 03/01 02:56
3F：→ blacktea5: 你的正負端有對？ 先考慮一下為啥你是-gain 03/01 11:28
4F：→ blacktea5: 你在說的是two stage 的米勒 看不出跟你本身問題的關係 03/01 11:33
5F：→ samm3320: 極性是不是弄錯了 03/01 11:39
不好意思真的弄錯了囧
已經換上正確的圖和敘述
6F：推 blacktea5: 1. 先搞清楚+_-端 和body 2. 搞清楚回授 跟你的gain 03/01 11:41
7F：→ blacktea5: 是正的3. pole 跟zero 4.差cc 把p1p2分離才可以近似 03/01 11:41
8F：→ blacktea5: 米勒 03/01 11:41
9F：→ blacktea5: 你要把 dominate pole 放哪裡 你要決定啊 03/01 11:42
10F：→ blacktea5: 最後 單論 5 mos ota +Cl 確實有zero 但和pole2很近 03/01 11:44
11F：→ blacktea5: 會被消 03/01 11:44
12F：→ blacktea5: 補一下4 你要cs 才有米勒 近似 03/01 11:48
不好意思看不太懂 input pair不算是一種cs嗎？
另外能請教一下5 mos ota的pole2跟zero位置在哪嗎
很多只寫到單一極點由CL決定就結束了．．．（還是pole2就是我說Q13的G D端？)
※ 編輯: WetDreamZZZ (106.1.235.210 臺灣), 03/01/2022 23:58:06
13F：→ samm3320: 我是覺得你這結構就當2 stage op看就好了 03/02 10:19
14F：→ samm3320: 這沒補償應該穩不下來 03/02 10:20
15F：→ blacktea5: 你第一張圖 的正負端 有對？ 第二個ota正負端有對？ 3 03/02 11:03
16F：→ blacktea5: 你應該先看為什麼你的gain 是負的 03/02 11:03
17F：→ blacktea5: 看完發現 phase不夠 再來看補償 03/02 11:04
19F：→ samm3320: diff pair的pz 可以看這個教學 03/02 11:07
20F：→ blacktea5: 看看lis 檔 你的dc點 想一下你哪裡沒搞清楚 03/02 11:11
21F：→ cebelas: 大哥你正回授惹,然後你看一個feedback ckt應該是整個loo 03/02 11:15
22F：→ cebelas: p去看,後面就是一個CS amp, Cgd會米勒啊,不過我懷疑你ru 03/02 11:15
23F：→ cebelas: n出來的loop gain 根本操作點也不對, 先算好操作點對了 03/02 11:15
24F：→ cebelas: 再去看這些唄 03/02 11:15