作者WetDreamZZZ (梦中梦)
看板Electronics
标题[问题] 单级放大器也会有LHP zero吗？
时间Tue Mar 1 01:41:06 2022
会问这个主要是最近在做V-to-I电路
https://imgur.com/Wg4XDBh
放大器采单级 输入对因为input range较低采用PMOS(下图size非实际选用大小)
https://www.analogictips.com/wp-content/uploads/2017/05/opampspumped-image1.png
看AC时 当小讯号从放大器负端断开输入
如果看OP内部Q13的GD相连该线
会发现有个左半平面的zero出现(如下图标示位置 上为Gain下为Phase)
https://imgur.com/39klhEY
想请教大家的是 这是有可能的吗？
後来发现这个zero位置跟Q3以及Q4的size大小有关（在设计的时候他们的Wf跟L都很大）
但就算是跟CGD有关系 在没加nulling电阻情况下他应该产生的是右半平面的zero吧？
怎麽会产生左半平面出来了？
再次感谢各位了!!!
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 106.1.235.210 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1646070069.A.4BC.html
1F：推 BaaaSwin: 整个回路应该有包含输出的gmRc? 变成两级 03/01 02:53
2F：→ BaaaSwin: 用source follower的形式输出应该就可以了 03/01 02:56
3F：→ blacktea5: 你的正负端有对？ 先考虑一下为啥你是-gain 03/01 11:28
4F：→ blacktea5: 你在说的是two stage 的米勒 看不出跟你本身问题的关系 03/01 11:33
5F：→ samm3320: 极性是不是弄错了 03/01 11:39
不好意思真的弄错了囧
已经换上正确的图和叙述
6F：推 blacktea5: 1. 先搞清楚+_-端 和body 2. 搞清楚回授 跟你的gain 03/01 11:41
7F：→ blacktea5: 是正的3. pole 跟zero 4.差cc 把p1p2分离才可以近似 03/01 11:41
8F：→ blacktea5: 米勒 03/01 11:41
9F：→ blacktea5: 你要把 dominate pole 放哪里 你要决定啊 03/01 11:42
10F：→ blacktea5: 最後 单论 5 mos ota +Cl 确实有zero 但和pole2很近 03/01 11:44
11F：→ blacktea5: 会被消 03/01 11:44
12F：→ blacktea5: 补一下4 你要cs 才有米勒 近似 03/01 11:48
不好意思看不太懂 input pair不算是一种cs吗？
另外能请教一下5 mos ota的pole2跟zero位置在哪吗
很多只写到单一极点由CL决定就结束了．．．（还是pole2就是我说Q13的G D端？)
※ 编辑: WetDreamZZZ (106.1.235.210 台湾), 03/01/2022 23:58:06
13F：→ samm3320: 我是觉得你这结构就当2 stage op看就好了 03/02 10:19
14F：→ samm3320: 这没补偿应该稳不下来 03/02 10:20
15F：→ blacktea5: 你第一张图 的正负端 有对？ 第二个ota正负端有对？ 3 03/02 11:03
16F：→ blacktea5: 你应该先看为什麽你的gain 是负的 03/02 11:03
17F：→ blacktea5: 看完发现 phase不够 再来看补偿 03/02 11:04
19F：→ samm3320: diff pair的pz 可以看这个教学 03/02 11:07
20F：→ blacktea5: 看看lis 档 你的dc点 想一下你哪里没搞清楚 03/02 11:11
21F：→ cebelas: 大哥你正回授惹,然後你看一个feedback ckt应该是整个loo 03/02 11:15
22F：→ cebelas: p去看,後面就是一个CS amp, Cgd会米勒啊,不过我怀疑你ru 03/02 11:15
23F：→ cebelas: n出来的loop gain 根本操作点也不对, 先算好操作点对了 03/02 11:15
24F：→ cebelas: 再去看这些呗 03/02 11:15