作者ioeve (ioeve)
看板Electronics
標題[問題] IC ESD CDM 放電路徑
時間Sun Sep 27 11:28:28 2020
看了一些文章，在input gate端，
會加上兩顆diode當作CDM ESD的保護電路。
Diode 1: VSS到IO的diode
Diode 2: IO到VDD的diode (有時只有Diode1，沒有加Diode 2這顆)
當打正電荷的CDM時，substrate的正電荷會走diode 1 (forward bias)放掉，
那當打負電荷時，substrate的負電荷放電路徑為何?
謝謝。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.137.175.72 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1601177310.A.422.html
1F：推 jfsu: 沒有diode2的話, 會走其他的ESD protect device。圖不一定會 09/27 23:03
2F：→ jfsu: 畫出來 09/27 23:04
3F：→ ioeve: 是走power clamp嗎？ 這樣路徑感覺很長 09/28 15:35
4F：推 ioioeoeo: 沒錯 往上走diode再走clamping cell 09/30 13:33
5F：推 sillyquans: 看二極體方向，正電流入Vcc 09/30 23:07
6F：→ sillyquans: 負電則從GND流回靜電槍 09/30 23:07
7F：→ ioeve: 我想問的是CDM 10/01 22:13