作者ioeve (ioeve)
看板Electronics
标题[问题] IC ESD CDM 放电路径
时间Sun Sep 27 11:28:28 2020
看了一些文章，在input gate端，
会加上两颗diode当作CDM ESD的保护电路。
Diode 1: VSS到IO的diode
Diode 2: IO到VDD的diode (有时只有Diode1，没有加Diode 2这颗)
当打正电荷的CDM时，substrate的正电荷会走diode 1 (forward bias)放掉，
那当打负电荷时，substrate的负电荷放电路径为何?
谢谢。
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 223.137.175.72 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1601177310.A.422.html
1F：推 jfsu: 没有diode2的话, 会走其他的ESD protect device。图不一定会 09/27 23:03
2F：→ jfsu: 画出来 09/27 23:04
3F：→ ioeve: 是走power clamp吗？ 这样路径感觉很长 09/28 15:35
4F：推 ioioeoeo: 没错 往上走diode再走clamping cell 09/30 13:33
5F：推 sillyquans: 看二极体方向，正电流入Vcc 09/30 23:07
6F：→ sillyquans: 负电则从GND流回静电枪 09/30 23:07
7F：→ ioeve: 我想问的是CDM 10/01 22:13