作者kai1203 (kaikai)
看板Electronics
標題[問題] verilog 產生三角波
時間Tue Apr 12 01:50:07 2016
各位版上高手大大好
小弟目前正在自學verilog
目前想要產生一個正常的三角波
網路上找到很多資料顯示
觀念是很簡單的遞增遞減
但我還是不懂當數到頂點要開始遞減時
這部分程式該怎麼弄
另外如果被規定自己輸出的三角波頻率為1Mhz
這樣又要如何下手
不好意思新手請多指教
謝謝大家
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.136.156.34
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1460397009.A.059.html
1F：推 tkhan: counter + 查表 04/12 08:15
2F：推 obov: 樓上讓我想起以前人家搞SSC 的方法QQ 04/12 12:21
3F：推 bxxl: 一般counter是每次+1,遞減就每次-1, 也就是可以往上也可以 04/12 13:09
4F：→ bxxl: 往下數的counter. 或者再延伸為每次可以+X或-X 04/12 13:09
5F：→ bxxl: 然後你需要一個反轉的邏輯,如果原方向的結果會overflow, 04/12 13:12
6F：→ bxxl: 就取反向的結果 04/12 13:13
7F：→ bxxl: 舉例3bit, 0~7, 7+1=8為overflow, 那就要取7-1=6 04/12 13:14
8F：推 bxxl: 所以你需要記住目前的值跟目前的方向 04/12 13:16
9F：→ palapalaqoo: keyword: DDS ,業界作訊號源的方法 04/12 15:03
10F：→ palapalaqoo: Direct Digital Synthesis 04/12 15:04