作者pat12345 (咖啡杯)
看板Electronics
標題[問題] verilog使用tranif1 delay 的問題
時間Sat May 30 11:45:12 2015
各位先進，未來的先進大家好，
小弟最近剛入手verilog，
有一個問題想要請教各位，
希望有好心人可以協助我，
下列是我的verilog file ，
我使用tranif1這個function，
s是輸入，d是輸出，
delay time 為20
模擬出來的為fig 1 ，
delay只出現在initial condition
我希望模擬出來的結果是fig 2 ，
要怎麼改寫verilog file呢 ?
若將nmos取代tranif1可以達到fig 2的結果，
但後續的模擬會出現很多問題，
所以我希望是用tranif1得到fig 2 的結果，
請各位大大指點迷津~
fig1
https://www.dropbox.com/s/hj9zgxxbkam62td/123.jpg?dl=0
fig2
https://www.dropbox.com/s/rxl2yeeaur9k0db/456.jpg?dl=0
**********************verilog file ***********************
`timescale 1ps/1ps
module test;
wire d;
reg s, gn;
atgate #(20) x1 ( .d(d), .s(s), .gn(gn) );
initial begin
$fsdbDumpfile("test.fsdb");
$fsdbDumpvars;
s = 1'b0;
gn = 1'b1;
#2000 $finish;
end
always #200 s=~s;
endmodule
//Verilog HDL for "ftcalib_28hpm", "atgate_dnw_hv" "verilog"
`timescale 1ps/1ps
module atgate (d, s, gp, gn, avdd, avss );
output d;
input s, gp, gn;
inout avdd, avss;
parameter delay=0;
tranif1 #delay il (d, s, gn);
endmodule
********************** end ***********************
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 218.161.55.188
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1432957514.A.CF3.html
1F：→ appendixisu: 根據IEEE std的敘述.tranif1加入delay代表的是 06/01 16:07
2F：→ appendixisu: turn-on turn-off delay 06/01 16:07
3F：→ appendixisu: tranif代表的是雙向通的電晶體.DS之間本來就無delay 06/01 16:13
4F：→ appendixisu: 不知你的設計為何?但如果你硬要delay就在D上面加 06/01 16:16
5F：→ appendixisu: 然後再輸出到你的output pin 06/01 16:16