作者brianshe (Pochih)
看板Electronics
標題[問題] 請問LED開關切換的瞬間大電流如何減緩？
時間Tue May 12 16:21:32 2015
各位大大，小弟電路的大概示意圖如下：
http://imgur.com/0XJJf8G
電路是由八個開關加上八個電阻組成的
設第一個開關電流量100uA、第二個200uA...以此類推。
模擬時每150uS +1 直到加到11111111
--------------Issue-----------------
但是調光過程中會有以下模擬圖出現的狀況
http://imgur.com/Q5SS1bb
會出現這個點電流的原因是：
http://imgur.com/ll2LwQ0
01111111 (127) → 10000000 (128)
這個狀況時會發生，也就是七個開關瞬間關閉 第八個開關打開的瞬間
-----------Soluation---------------
目前想過能解決的是把開關時間錯開，例如把第八個開關稍微提前
But...失敗了。 反而就是突出來的部分全向下或向上 QQ
請問此狀況還有其他解法嗎?
跪求各位大大的協助~非常感謝！
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.125.35.68
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1431418895.A.697.html
1F：→ Schottky: 全向上也許會燒壞，全向下有什麼問題? 05/12 16:23
2F：→ Schottky: 不過 LED 調光我比較傾向用 PWM 或 DAC 就是了 05/12 16:25
3F：→ Schottky: 不對啊，全部向上那個最大電流應該也在設計容量範圍內 05/12 16:28
4F：→ Schottky: 我看不出這除了心裡不爽之外會造成什麼問題 05/12 16:28
5F：→ Schottky: 你若真的很在意，就用個 latch 讓 S1~S8 同時改變 05/12 16:29
6F：→ Schottky: 但實際去量的話，那個刺只是寬度變很窄，多少還是存在 05/12 16:30
7F：→ Schottky: 外掛 latch 建議 74HC573 05/12 16:31
向上或向上就是說，可能會在調光過程中突然特別亮或特別暗
理想是能跑這樣的情況
http://imgur.com/G5aivBw
8F：推 hsujerry: 試試用RC調整電晶體開關控制訊號的rising/falling time? 05/12 16:51
剛有嘗試一下，但是效果跟全往上往下有點類似，用R跟C的話有點佔晶片面積
但還是非常感謝:)
※ 編輯: brianshe (140.125.35.68), 05/12/2015 18:38:56
9F：→ Schottky: 樓上用RC調整也是一個方法，你的閃爍是人眼看得見的嗎? 05/12 18:49
10F：推 chaos0323: gate 加個100R看看 05/12 19:05
圖上面的1R 2R是一倍電阻 兩倍電阻，不好意思 讓你誤會了，是100 歐姆嗎@@?
※ 編輯: brianshe (140.125.35.68), 05/12/2015 19:36:12
11F：推 hsujerry: 會聯想到power gating, rush current, wake-up time相 05/12 20:48
12F：→ hsujerry: 關的題目, 不過它們的演算法多會調整各電阻阻值, 而您的 05/12 20:50
13F：→ Schottky: gate 串聯 100 Ohm 的用意是? 05/12 20:52
14F：→ hsujerry: 阻值已定死, 1R-2R-...-128R, 好像就剩沒什麼可以調了~ 05/12 20:55
15F：推 hsujerry: 純研究的話要不要同時直接改改看LED串/並聯?在別的領域 05/12 21:02
16F：推 hsujerry: (SRAM cell standby mode)有人這樣搞, 然後就一篇惹 05/12 21:07
17F：推 yudofu: 我覺得是前面的電流一下全部消失變得很小導致類似開路的反 05/12 23:30
18F：→ yudofu: 射造成的、看你要不要把比較大的那一兩組時間再錯開一點 05/12 23:33
19F：推 hsujerry: 若要調rising/falling time的話還可試試schmitt trigger 05/13 08:47
20F：→ hsujerry: 利用它內部pull-up/pull-down network互咬的特性，若有 05/13 08:49
21F：噓 hsujerry: 效的話也不太耗面積。不過若這個點非研究主力貢獻的話那 05/13 08:53
22F：推 hsujerry: 在系統層級解掉好了，一直想會影響下線期程與畢業時間 05/13 08:57
23F：推 chaos0323: 串100R是讓gate 不要這麼快完全導通 05/13 10:39
24F：→ chaos0323: 跟加RC是一樣意思，只是很少人又在gate 前端又加個C， 05/13 10:44
25F：→ chaos0323: 再不行DS 兩段加個小電容33-100pF試試，這些方式單純是 05/13 10:44
26F：→ chaos0323: 壓制雜訊會影響效率。 05/13 10:44
27F：推 dces4212: 還有人眼辨識最低變化時間是16hz 05/13 17:14