作者brianshe (Pochih)
看板Electronics
标题[问题] 请问LED开关切换的瞬间大电流如何减缓？
时间Tue May 12 16:21:32 2015
各位大大，小弟电路的大概示意图如下：
http://imgur.com/0XJJf8G
电路是由八个开关加上八个电阻组成的
设第一个开关电流量100uA、第二个200uA...以此类推。
模拟时每150uS +1 直到加到11111111
--------------Issue-----------------
但是调光过程中会有以下模拟图出现的状况
http://imgur.com/Q5SS1bb
会出现这个点电流的原因是：
http://imgur.com/ll2LwQ0
01111111 (127) → 10000000 (128)
这个状况时会发生，也就是七个开关瞬间关闭 第八个开关打开的瞬间
-----------Soluation---------------
目前想过能解决的是把开关时间错开，例如把第八个开关稍微提前
But...失败了。 反而就是突出来的部分全向下或向上 QQ
请问此状况还有其他解法吗?
跪求各位大大的协助~非常感谢！
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 140.125.35.68
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1431418895.A.697.html
1F：→ Schottky: 全向上也许会烧坏，全向下有什麽问题? 05/12 16:23
2F：→ Schottky: 不过 LED 调光我比较倾向用 PWM 或 DAC 就是了 05/12 16:25
3F：→ Schottky: 不对啊，全部向上那个最大电流应该也在设计容量范围内 05/12 16:28
4F：→ Schottky: 我看不出这除了心里不爽之外会造成什麽问题 05/12 16:28
5F：→ Schottky: 你若真的很在意，就用个 latch 让 S1~S8 同时改变 05/12 16:29
6F：→ Schottky: 但实际去量的话，那个刺只是宽度变很窄，多少还是存在 05/12 16:30
7F：→ Schottky: 外挂 latch 建议 74HC573 05/12 16:31
向上或向上就是说，可能会在调光过程中突然特别亮或特别暗
理想是能跑这样的情况
http://imgur.com/G5aivBw
8F：推 hsujerry: 试试用RC调整电晶体开关控制讯号的rising/falling time? 05/12 16:51
刚有尝试一下，但是效果跟全往上往下有点类似，用R跟C的话有点占晶片面积
但还是非常感谢:)
※ 编辑: brianshe (140.125.35.68), 05/12/2015 18:38:56
9F：→ Schottky: 楼上用RC调整也是一个方法，你的闪烁是人眼看得见的吗? 05/12 18:49
10F：推 chaos0323: gate 加个100R看看 05/12 19:05
图上面的1R 2R是一倍电阻 两倍电阻，不好意思 让你误会了，是100 欧姆吗@@?
※ 编辑: brianshe (140.125.35.68), 05/12/2015 19:36:12
11F：推 hsujerry: 会联想到power gating, rush current, wake-up time相 05/12 20:48
12F：→ hsujerry: 关的题目, 不过它们的演算法多会调整各电阻阻值, 而您的 05/12 20:50
13F：→ Schottky: gate 串联 100 Ohm 的用意是? 05/12 20:52
14F：→ hsujerry: 阻值已定死, 1R-2R-...-128R, 好像就剩没什麽可以调了~ 05/12 20:55
15F：推 hsujerry: 纯研究的话要不要同时直接改改看LED串/并联?在别的领域 05/12 21:02
16F：推 hsujerry: (SRAM cell standby mode)有人这样搞, 然後就一篇惹 05/12 21:07
17F：推 yudofu: 我觉得是前面的电流一下全部消失变得很小导致类似开路的反 05/12 23:30
18F：→ yudofu: 射造成的、看你要不要把比较大的那一两组时间再错开一点 05/12 23:33
19F：推 hsujerry: 若要调rising/falling time的话还可试试schmitt trigger 05/13 08:47
20F：→ hsujerry: 利用它内部pull-up/pull-down network互咬的特性，若有 05/13 08:49
21F：嘘 hsujerry: 效的话也不太耗面积。不过若这个点非研究主力贡献的话那 05/13 08:53
22F：推 hsujerry: 在系统层级解掉好了，一直想会影响下线期程与毕业时间 05/13 08:57
23F：推 chaos0323: 串100R是让gate 不要这麽快完全导通 05/13 10:39
24F：→ chaos0323: 跟加RC是一样意思，只是很少人又在gate 前端又加个C， 05/13 10:44
25F：→ chaos0323: 再不行DS 两段加个小电容33-100pF试试，这些方式单纯是 05/13 10:44
26F：→ chaos0323: 压制杂讯会影响效率。 05/13 10:44
27F：推 dces4212: 还有人眼辨识最低变化时间是16hz 05/13 17:14