作者sunken29 (阿凱)
看板Electronics
標題[問題] FPGA輸出訊號干擾...
時間Mon Apr 13 16:49:31 2015
各位先進大家好
小弟我進行 Pattern Generator的實驗
因為設計上邊關係，所以經過的電路電路板較多...
造成到後端阻抗上量測到的訊號不佳...(請看下圖)
http://ppt.cc/7Ejy (紅色線為零准位)
訊號准位為: 0~1.8V
頻率為 : 10 MHz
懇請各位先進回答一下小弟問題...
1. 請問該干擾為?
2. 如何濾除該雜訊(我試過鉗位與濾波電容皆無效)
3. 還是需要外加電路?
麻煩請各位解答了...
感謝~
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.43.58.35
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1428914976.A.FCA.html
1F：推 ptta: adjust driving strength of FPGA IO 04/13 16:56
2F：→ sunken29: 感謝樓上的建議，可是小弟我的訊號無負訊號，卻有輸出 04/13 17:02
3F：→ sunken29: 負的訊號，請問這樣該如何解決呢? 04/13 17:02
4F：→ palapalaqoo: 這問題很難回你吧..你先用簡單的PATTERN試試看 04/14 10:35
5F：→ palapalaqoo: 再慢慢升上去,看你輸出的變化是怎樣 04/14 10:37
6F：推 embc05: 先確認這個雜訊是不是規律性, 如果具規律性, 就存在頻率, 04/14 14:46
7F：→ embc05: 這時候你外部根據這頻率所設計的濾波器才有用。 04/14 14:46
8F：→ embc05: 如果不具規律性, 那就要思考FPGA, 周邊存在著那些元件, 這 04/14 14:48
9F：→ embc05: 些元件會不會干擾。 04/14 14:48
10F：推 mmonkeyboyy: 驅動力不夠的問題 04/15 10:17
11F：→ sunken29: 可是我還沒加Load，也是驅動力不夠? 04/15 12:16
12F：推 ppsport: 接地不好~ 04/17 23:09
13F：推 dysyase: 沒有pcb layout無法分析外部變數,訊號兩端串個電組吧! 04/18 14:12
14F：→ dysyase: PS:你怎知道這不是[observer effect] 04/18 14:17
15F：→ dysyase: PS:PS:沒有留電阻pad.割線,焊0402的電阻上去,從33R開始吧 04/18 14:23