作者sunken29 (阿凯)
看板Electronics
标题[问题] FPGA输出讯号干扰...
时间Mon Apr 13 16:49:31 2015
各位先进大家好
小弟我进行 Pattern Generator的实验
因为设计上边关系，所以经过的电路电路板较多...
造成到後端阻抗上量测到的讯号不佳...(请看下图)
http://ppt.cc/7Ejy (红色线为零准位)
讯号准位为: 0~1.8V
频率为 : 10 MHz
恳请各位先进回答一下小弟问题...
1. 请问该干扰为?
2. 如何滤除该杂讯(我试过钳位与滤波电容皆无效)
3. 还是需要外加电路?
麻烦请各位解答了...
感谢~
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 114.43.58.35
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1428914976.A.FCA.html
1F：推 ptta: adjust driving strength of FPGA IO 04/13 16:56
2F：→ sunken29: 感谢楼上的建议，可是小弟我的讯号无负讯号，却有输出 04/13 17:02
3F：→ sunken29: 负的讯号，请问这样该如何解决呢? 04/13 17:02
4F：→ palapalaqoo: 这问题很难回你吧..你先用简单的PATTERN试试看 04/14 10:35
5F：→ palapalaqoo: 再慢慢升上去,看你输出的变化是怎样 04/14 10:37
6F：推 embc05: 先确认这个杂讯是不是规律性, 如果具规律性, 就存在频率, 04/14 14:46
7F：→ embc05: 这时候你外部根据这频率所设计的滤波器才有用。 04/14 14:46
8F：→ embc05: 如果不具规律性, 那就要思考FPGA, 周边存在着那些元件, 这 04/14 14:48
9F：→ embc05: 些元件会不会干扰。 04/14 14:48
10F：推 mmonkeyboyy: 驱动力不够的问题 04/15 10:17
11F：→ sunken29: 可是我还没加Load，也是驱动力不够? 04/15 12:16
12F：推 ppsport: 接地不好~ 04/17 23:09
13F：推 dysyase: 没有pcb layout无法分析外部变数,讯号两端串个电组吧! 04/18 14:12
14F：→ dysyase: PS:你怎知道这不是[observer effect] 04/18 14:17
15F：→ dysyase: PS:PS:没有留电阻pad.割线,焊0402的电阻上去,从33R开始吧 04/18 14:23