作者syuan08 (syuan)
看板Electronics
標題[問題] Xilinx spartan-3 Verilog DCM 問題
時間Wed Nov 12 17:03:08 2014
我想要產生CLK0,90,180,270 4個不同的相位不知道是程式少打還是哪邊出了問題!
不知道是參數設錯了還是少設定!
在Implement Design編譯時會顯示clock_OBUF的問題
不好意思，因為查了資料也找不到，所以才來版上問問
謝謝。
程式碼
====================================================================
module dcm1(clk,rst,clk0,clk90,clk180,clk270,locked,clock);
input clk;
input rst;
output clk0;
output clk90;
output clk180;
output clk270;
output locked;
output clock;
wire clk0;
wire clk90;
wire clk180;
wire clk270;
wire locked;
reg [7:0] count=0;
reg clock=0;
dcmm instance_name (
.CLKIN_IN(clock),
.RST_IN(rst),
.CLKIN_IBUFG_OUT(),
.CLK0_OUT(clk0),
.CLK90_OUT(clk90),
.CLK180_OUT(clk180),
.CLK270_OUT(clk270),
.LOCKED_OUT(locked)
);
always @(posedge clk)
begin
count <=count+1;
if(count<=9)
clock<=0;
if(count>=10)
clock<=1;
if(count>=19)
count<=0;
end
endmodule
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 163.18.104.56
※ 文章網址: http://webptt.com/m.aspx?n=bbs/Electronics/M.1415782991.A.7E0.html