※ 引述《p94107 (Laikang)》之銘言： : http://ppt.cc/fmIW (和輸入串接的電阻都是輸入源的內電阻) : 如圖 : 怎麼判斷是串串 串並 並串 並並 呢? : 我知道是要看輸入源 ，輸出源，回授網路來判斷 : 但是回授網路要怎麼看出來呢? : 判斷依據又是如何? : 麻煩各位幫忙解惑!! 看這圖應該是Smith課本沒錯吧？ 如果你有老老實實的念完前幾節(9.3)，應該是不會有這個問題才對 9.3就是在教你怎麼trace回授迴路的信號路徑 當input變大的時候會發生什麼事？ 我以並並為例 因為你現在是在trace，所以信號剛進去先不要看β區 Vi電壓變大，因為Q1的input阻抗無限大的關係 所以會直接apply到R+RG，也就是流經R+RG的電流會變大(input電流) 然後呢？ 因為R+RG是一個分壓結構，所以 Q1的gate電壓變大 → Q1電流變大 → Q1的Drain電壓變小　 output電壓　　　 ↙ → Q2電流變小 → Q2的Drain電壓變大 → Q3電流變大 → Q3的Drain電壓變小 → 經RF，從input流向output的電流變大 → KCL，流經RG的電流變小 ↖ → Q1的gate電壓變小　 　　　　 送回電流證實input也是電流 這就是負回授的原理！ 當信號因為任何原因變大的時候 你trace一圈回來一定會得到信號被負向拉回的結果 所以input電流，output電壓。 接下來掌握幾個原則 輸入電壓 > 串 (電阻夠大才能吃很多分壓進來 輸入電流 > 並 (電阻小才能吸電流近來 輸出電壓 > 並 (自己留的分壓要很小 輸出電流 > 串 (自己電壓夠大才能讓電流被吸走 就可以知道是何種回授 你可能會有疑問，以串串為例 (輸出電流) x (Collector端看到電阻) 不也可以得到電壓輸出嗎？ 沒錯 可是你要搞清楚因果關係 串串是經由RF1和RF形成的voltage divider送回電壓，讓VBE變小 這個電壓是哪來的？ 是因為 Q3的Base電壓變大 → Q3電流變大 → Q1的Emitter電壓變大 → Q1的VBE變小 Emitter的電壓會變大的原因是Q3電流變大 從頭到尾不關Q3的Collector端電壓的事唷！ 你若很清楚知道，feedback送回來的東西，是什麼造成的 就可以確定output、input是電壓還是電流 結論，先練如何trace信號 以上，希望對你有幫助。 --

※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.45.204.167 ※ 文章網址: http://webptt.com/m.aspx?n=bbs/Electronics/M.1414172143.A.C11.html ※ 編輯: e2167471 (114.45.204.167), 10/25/2014 01:38:46 ※ 編輯: e2167471 (114.45.204.167), 10/25/2014 11:01:42