※ 引述《p94107 (Laikang)》之铭言： : http://ppt.cc/fmIW (和输入串接的电阻都是输入源的内电阻) : 如图 : 怎麽判断是串串 串并 并串 并并 呢? : 我知道是要看输入源 ，输出源，回授网路来判断 : 但是回授网路要怎麽看出来呢? : 判断依据又是如何? : 麻烦各位帮忙解惑!! 看这图应该是Smith课本没错吧？ 如果你有老老实实的念完前几节(9.3)，应该是不会有这个问题才对 9.3就是在教你怎麽trace回授回路的信号路径 当input变大的时候会发生什麽事？ 我以并并为例 因为你现在是在trace，所以信号刚进去先不要看β区 Vi电压变大，因为Q1的input阻抗无限大的关系 所以会直接apply到R+RG，也就是流经R+RG的电流会变大(input电流) 然後呢？ 因为R+RG是一个分压结构，所以 Q1的gate电压变大 → Q1电流变大 → Q1的Drain电压变小　 output电压　　　 ↙ → Q2电流变小 → Q2的Drain电压变大 → Q3电流变大 → Q3的Drain电压变小 → 经RF，从input流向output的电流变大 → KCL，流经RG的电流变小 ↖ → Q1的gate电压变小　 　　　　 送回电流证实input也是电流 这就是负回授的原理！ 当信号因为任何原因变大的时候 你trace一圈回来一定会得到信号被负向拉回的结果 所以input电流，output电压。 接下来掌握几个原则 输入电压 > 串 (电阻够大才能吃很多分压进来 输入电流 > 并 (电阻小才能吸电流近来 输出电压 > 并 (自己留的分压要很小 输出电流 > 串 (自己电压够大才能让电流被吸走 就可以知道是何种回授 你可能会有疑问，以串串为例 (输出电流) x (Collector端看到电阻) 不也可以得到电压输出吗？ 没错 可是你要搞清楚因果关系 串串是经由RF1和RF形成的voltage divider送回电压，让VBE变小 这个电压是哪来的？ 是因为 Q3的Base电压变大 → Q3电流变大 → Q1的Emitter电压变大 → Q1的VBE变小 Emitter的电压会变大的原因是Q3电流变大 从头到尾不关Q3的Collector端电压的事唷！ 你若很清楚知道，feedback送回来的东西，是什麽造成的 就可以确定output、input是电压还是电流 结论，先练如何trace信号 以上，希望对你有帮助。 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 114.45.204.167 ※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1414172143.A.C11.html ※ 编辑: e2167471 (114.45.204.167), 10/25/2014 01:38:46 ※ 编辑: e2167471 (114.45.204.167), 10/25/2014 11:01:42