作者chrispherd (小樹)
看板Electronics
標題[問題] Ripple Carry Adder複雜度更低的加法器
時間Thu Jul 7 21:14:05 2011
如果因為某種特殊需求，我希望有個比Ripple Carry加法器更低複雜度的
架構，因為所增加的Critical Path都是我可以接受的。除了從Circuit
Level下手之外，不知道有沒有演算法層級的方法?
因為大家都是在追求更快的加法器實現，所以有這個問題不知道該如何解
決? 希望各位能夠提供意見。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 163.25.118.139
1F：推 mmonkeyboyy:是什麼樣的特殊需求要這個設計啊@@? 07/07 21:51
2F：→ chrispherd:在一個運算單元之後必須加上Delay Element去延遲幾個Cy 07/07 22:07
3F：→ chrispherd:cle讓訊號同步，我想將這幾個Delay Element坐在運算單 07/07 22:09
4F：→ chrispherd:原裡面。 07/07 22:11
5F：→ rxjtg:CSA？ 07/08 09:21
6F：→ chrispherd:csa = carry select adder 基本上複雜度會是RCA的兩倍? 07/08 18:46
7F：推 uxijgil:用folded把平行摺起來 ex: 8'b FA -> 1'b FA in 8 cycles 07/09 02:32
8F：→ chrispherd:如果使用Folded在其他的電路沒有增加Pipeline Stage的 07/09 14:49
9F：→ chrispherd:是不是會是Throughput降低? 07/09 14:50
10F：推 Pash77:多控制電路去做 1'b FA 沒有意義，除非 bit width 真的很大 07/10 23:56
11F：→ Pash77:throughput 降低換來的並不多 07/10 23:58
12F：推 Pash77:現在的製程把 systolic array 小 1'b FA 意義更是不大 07/11 00:00
13F：→ Pash77:就連 32-bit Adder 都可能都切太小了 07/11 00:01
14F：→ Pash77:RCA 已經夠低，應該是想辦法結合其它運算一起做比較能加速 07/11 00:02
15F：→ Pash77:乘加一起做的 effort 就小很多 07/11 00:03
16F：→ chrispherd:了解了 我會往這個方向去思考 07/14 21:25