作者chrispherd (小树)
看板Electronics
标题[问题] Ripple Carry Adder复杂度更低的加法器
时间Thu Jul 7 21:14:05 2011
如果因为某种特殊需求，我希望有个比Ripple Carry加法器更低复杂度的
架构，因为所增加的Critical Path都是我可以接受的。除了从Circuit
Level下手之外，不知道有没有演算法层级的方法?
因为大家都是在追求更快的加法器实现，所以有这个问题不知道该如何解
决? 希望各位能够提供意见。
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 163.25.118.139
1F：推 mmonkeyboyy:是什麽样的特殊需求要这个设计啊@@? 07/07 21:51
2F：→ chrispherd:在一个运算单元之後必须加上Delay Element去延迟几个Cy 07/07 22:07
3F：→ chrispherd:cle让讯号同步，我想将这几个Delay Element坐在运算单 07/07 22:09
4F：→ chrispherd:原里面。 07/07 22:11
5F：→ rxjtg:CSA？ 07/08 09:21
6F：→ chrispherd:csa = carry select adder 基本上复杂度会是RCA的两倍? 07/08 18:46
7F：推 uxijgil:用folded把平行摺起来 ex: 8'b FA -> 1'b FA in 8 cycles 07/09 02:32
8F：→ chrispherd:如果使用Folded在其他的电路没有增加Pipeline Stage的 07/09 14:49
9F：→ chrispherd:是不是会是Throughput降低? 07/09 14:50
10F：推 Pash77:多控制电路去做 1'b FA 没有意义，除非 bit width 真的很大 07/10 23:56
11F：→ Pash77:throughput 降低换来的并不多 07/10 23:58
12F：推 Pash77:现在的制程把 systolic array 小 1'b FA 意义更是不大 07/11 00:00
13F：→ Pash77:就连 32-bit Adder 都可能都切太小了 07/11 00:01
14F：→ Pash77:RCA 已经够低，应该是想办法结合其它运算一起做比较能加速 07/11 00:02
15F：→ Pash77:乘加一起做的 effort 就小很多 07/11 00:03
16F：→ chrispherd:了解了 我会往这个方向去思考 07/14 21:25