作者ok456 (ooxx)
看板Electronics
標題[問題] Barrier Height
時間Wed Jun 8 16:59:11 2011
最近在學習實做MOS電容
結果量出來的Barrier Height偏高(5.47ev)
比SiO2理論值(3.1ev)高出不少
想請問有什麼是比較可能的原因呢?
感覺版上似乎比較少固態元件方面的討論
是還有別的版嗎@@?
或是版上大大有建議的相關網站or書嗎?
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.89.246
1F：推 mmonkeyboyy:doping用多少啊? 06/08 20:14
2F：推 jfsu:界面態電子有考慮進去嗎? 06/08 23:07
3F：→ ok456:10 15次方左右 Nsub 06/08 23:09
4F：→ ok456:j大指的是? 我是用F-N Tunneling的式子反推barrier height 06/08 23:10
5F：推 mmonkeyboyy:你是用TCAD做模擬 還是真的去做一顆出來? 06/09 00:34
6F：→ mmonkeyboyy:J大說的可以考慮一下 如果是模擬的可能是有東西沒開 06/09 00:35
7F：→ mmonkeyboyy:或是有的東西開了 但不切實際 @@ 06/09 00:35
8F：→ mmonkeyboyy:FN 如果是模擬的 好像要先設定一下 06/09 00:35
9F：推 windboy0620:你是量漏電? 有沒可能做出來的厚度比實際值偏厚? 06/09 07:00
10F：→ windboy0620:打錯 是比理論值偏厚 06/09 07:01
11F：→ ok456:是真的做一顆出來 06/09 10:57
※ 編輯: ok456 來自: 140.113.89.246 (06/09 11:02)
12F：→ ok456:我是用I-V Curve 去求斜率 用F-N Tunneling的公式反推 06/09 11:25
13F：推 mmonkeyboyy:固態 就是施敏的 RICHARD MULLER TAur yuan 06/09 12:14
14F：→ mmonkeyboyy:wolf的書你也可以看看 比較講製程 06/09 12:14
15F：→ mmonkeyboyy:說實話實做就幫不上忙了@@"~沒有看到東西很難講~ 06/09 12:15
16F：→ mmonkeyboyy:但我以前在做的時候 真的是接面做不好 SURFACE不好 06/09 12:15
17F：→ mmonkeyboyy:出來就亂跳了= =.... 06/09 12:15
18F：→ mmonkeyboyy:材料到是還好 你有多試幾個點嗎 有時是機器問題 06/09 12:16
19F：→ ok456:w大 3.1ev＝4.05ev-3.1ev 應該只和Si SiO2電子親和力有關吧? 06/09 21:07
20F：→ ok456:m大 我覺得電性應該就是如此耶..XD 大體上的IV CV還OK 06/09 21:08
21F：→ ok456:只是有些parameter 像barrier height偏高 06/09 21:09
22F：→ ok456:我就不知道怎麼解釋了 如果偏低 還可以說是SiO2品質不好 06/09 21:09
23F：→ ok456:或是有Tuneeling的機制發生 06/09 21:10
24F：推 windboy0620:不是吧 你推barrier時不用代電場進去當參數嗎? 06/09 22:46
25F：→ windboy0620:Oxide厚度偏厚 -> 電場高估 -> barrier高估 06/09 22:47
26F：推 nevinyrrals:FN要在大電場才會發生哦 06/10 09:26
27F：→ ok456:不好意思回晚了 06/12 14:07
28F：→ ok456:w大 您指的是Oxide的厚度測量有誤嗎? 06/12 14:08
29F：→ ok456:n大 3~30 MV/cm等級應該夠吧? 06/12 14:08