作者ppt1 (我要更努力~~~)
看板Electronics
標題[問題] F/F 的 Hold-time 值為何會有負值?
時間Sun Dec 12 08:19:34 2010
我想問的是一個 edge-triggered MS D-flip-flop 的 hold time問題
一般我們所指的 hold time不是指在clock edge 後 D input 所需穩定的時間嗎?
看一些網路上的討論與文章後, 有一些說 hold time 也許是 "零" "正值" 與 "負值"
也查一下相關IC的datasheet, 的確有看到負值的!!
會造成hold time為負值的原因是為何?
或者是我弄錯了, 兩者定義不同??
麻煩對此有研究的解答一下, 感激~~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.114.203.53
1F：推 obov:很多VLSI課本有喇 去翻一下 12/12 09:48