作者ppt1 (我要更努力~~~)
看板Electronics
标题[问题] F/F 的 Hold-time 值为何会有负值?
时间Sun Dec 12 08:19:34 2010
我想问的是一个 edge-triggered MS D-flip-flop 的 hold time问题
一般我们所指的 hold time不是指在clock edge 後 D input 所需稳定的时间吗?
看一些网路上的讨论与文章後, 有一些说 hold time 也许是 "零" "正值" 与 "负值"
也查一下相关IC的datasheet, 的确有看到负值的!!
会造成hold time为负值的原因是为何?
或者是我弄错了, 两者定义不同??
麻烦对此有研究的解答一下, 感激~~
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.114.203.53
1F：推 obov:很多VLSI课本有喇 去翻一下 12/12 09:48