※ 引述《wrt (一片小蛋糕)》之銘言： : 1. body effect : 為何在body端加一個負電壓 會使Vt上升 : 如果在body加負電壓 電子應該會被排斥到oxide接觸面 : 使得Vt需要吸引得電子變少才對啊 : (因為body的負電已經排上去很多電子了) : 所以Vt應該要下降才是啊 : 使得Vt需要吸引得電子變少才對啊 : (因為body的負電已經排上去很多電子了) : (因為body的負電已經排上去很多電子了) : 所以Vt應該要下降才是啊 : 為何是上升呢? (以 nMOS 討論) 第一個重要觀念是 inversion charge (electron) 是從 S/D 提供的 然後 Vt 增加減少要從半導體元件物理的公式來看 (用物理畫面想也可以，但有時會漏掉一些東西) Vt (threshold voltage) (定義為 strong inversion 時的 Vg 值) = Vfb (flatband voltage) + psi_s (surface potential) + depletion charge/Cox 當 Vb < 0, Vs = 0, 使 Vsb > 0 時，body effect 出現，使 Vt 增加 是由於 depletion charge 的增加，Vfb 跟 work function 有關，不受影響， psi_s = 2*phi_b 和 doping 濃度有關，也不受影響 用 band diagram 看的話，就是 Vb 的負偏壓把 bulk 的 band diagram 給往上抬 所以原本 depletion charge 和 psi_s 有關 (在根號裡) 會變成 psi_s + |Vb| 所以第三項的貢獻變大，Vt 上升 可以想像 Vb < 0 時，Vg 必須更正 (為產生足夠多的 depletion charge) 才能使 Si band-bending 到 2*phi_b : 2.short channel effect 和 channel length modulation : 這兩個是在說一樣的東西嗎?? : 前者是在說VD電壓上升 使Vt變小 : 後者在說在飽和時 VD電壓上升 電流還是會些微變大 : 這兩個我怎麼看都是在說一樣的東西啊 : 只是一個是非飽和一個是飽和狀態下 : 電流變大不就是等於Vt下降嗎? : 觀念有點不清楚 請高人解答 感謝 兩個是不同的東西 short channel effect 造成 Vt rolloff (下降) 不一定要 Vd 電壓上升，只是 Vd 增大問題會更嚴重 解釋的方法是 charge sharing (倒梯形) S/D 會吃掉一部分 gate controlled 的 depletion charge (三角形部分) 當 L 越小，兩旁的三角形佔整體梯形的比重越高， 所以 Vt 掉的更多 channel length modulation (CLM) 在 long-channel 也可以看到 只要 MOS 操作在 saturation 區，有 pinchoff 的現象， 此時 Leff = L - delta_L，使得 Id 會受 Vd 影響 (Vd 越大，pinchoff 越嚴重) 電流變大有可能是很多原因，電子學的公式是簡化版的，從元件物裡的角度會看更細 不只是 Vt (mobility 也可能會變，還有其他影響的項，如 CLM 的 lambda 參數等) --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.34.113.8