作者horsemelon (我是馬瓜)
看板Electronics
標題Re: [問題] 有關ADC量測
時間Fri Sep 3 11:50:01 2010
: 推 ultimachen:vin關掉是把func gen關掉還是接地?? 09/02 18:27
: 推 deathcustom:馬香瓜耶ˇˇ 09/02 20:18
: 推 ehrlich:你把 differential vin 都接到 Vcm (AD8031) 看看 09/03 00:22
: → ehrlich:如果 0V differential input的時候 output 還是會跳動 09/03 00:22
: → ehrlich:那就是電路的ENOB就只有 5.3b 09/03 00:22
: → ehrlich:不然就是去其他實驗室借高檔點的Signal generator 或AWG 09/03 00:23
: → ehrlich:直接輸出 differential signal, 減少量測變數 09/03 00:24
: → horsemelon:我把signal gen的output關掉 應該是接地 09/03 00:36
: → horsemelon:to ehrlich：5.3b主要應該是distortion造成的吧？ 09/03 00:37
: → horsemelon:在我的認知裡面 即使電路有非線性項 output code 09/03 00:37
: → horsemelon:也不應該亂跳吧？@@" 頂多是解錯碼之類的 09/03 00:38
: → horsemelon:還是先謝謝樓上兩位的回答喔~^^ 09/03 00:38
: → horsemelon:BTW ehr大大說把vin直接接到AD8031的輸出 09/03 00:51
: → horsemelon:是指不要經過transformer端 直接用PCB連起來嗎？ 09/03 00:51
: 推 ultimachen:去買SMA(BNC?)的接地頭直接把input接地，或是照e大說的 09/03 09:45
用回文的好像清楚一點......
我把vin關掉是把signal gen的output按鈕給按成off
所以這時候signal gen的輸出應該是跟自己的地short起來
而不是floating
input兩端這時候會等於Vcm
只是會通過transformer secondary的電感再進到chip就是了
另外一個問題是說
目前量到的ENOB是5.3b
如果是電路本身的非線性造成解析度下降
比方說cap mismatch, gain error, offset之類的問題
那應該也不會造成 Vin = Vcm 的時候輸出亂跳才對啊？
頂多是本來輸出應該是10000000卻變成10000011之類的吧？
我目前是推敲說
因為 Vin = Vcm 的時候輸出會亂跳3~7LSB
所以當signal gen打開的時候
input signal的DC值依然含有這3~7LSB的不確定性
換算起來大概就是後面3個bit不穩
因此才會量到5.3b的ENOB
不知道是否能夠這樣推敲呢？
這個問題實在是有點難釐清......
我們實驗室又沒有學長在做ADC的......
希望板上有經驗的前輩們可以給予指導
感激不盡！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.43.123.56
1F：→ ISSCC:ADC的Supply和Reference如果只用電源供應器直接進來 09/03 13:11
2F：→ ISSCC:是否會有電力公司的60Hz低頻訊號的雜訊耦合 09/03 13:11
3F：→ ISSCC:ADC的Supply和Reference可試先經過PSRR效能很好的的LDO 09/03 13:12
4F：→ horsemelon:ADC的各個VDD都是用LDO接成的 reference則是用OP產生 09/03 13:12
5F：→ horsemelon:這幾顆IC應該都是可靠的 因為是別的有做ADC實驗室再用 09/03 13:14
6F：→ horsemelon:規格跟我這顆差不多 我想應該是OK的吧@@"？ 09/03 13:14
7F：推 deathcustom:你是用哪一種的pipeline?ref ladder有沒有防kick back 09/03 14:21
8F：推 deathcustom:REF應該是每一階都分開的吧?如果不是那很可能會哭哭 09/03 14:22
9F：推 deathcustom:不過我想你應該不會有這種失誤才對 09/03 14:22
10F：推 deathcustom:還有，3LSB-7LSB是說00000011~00000111一直飄動嗎? 09/03 14:23
11F：推 deathcustom:是的話重新做好可以多1.5-2ENOB, 比較合理(6.8-7.3) 09/03 14:24
12F：→ horsemelon:我是做ZCBC pipelined的......1.5bit/stage的架構 09/03 16:11
13F：→ horsemelon:sub-ADC不是直接用Vref/4當參考點 而是在time-domain 09/03 16:12
14F：→ horsemelon:上做sub-ADC 所以應該不用防kick back noise吧？ 09/03 16:13
15F：→ horsemelon:至於飄動的範圍 大約就是後面三個bit會一直亂跳 09/03 16:15
16F：→ horsemelon:10000000~10000111 大致是這樣 前五個MSB不會跳 09/03 16:17
17F：→ horsemelon:對了 d大說的REF每階都分開是什麼意思？ 09/03 16:21
18F：推 deathcustom:你老闆是誰?如果老闆不是這個專門的話，你私下去問 09/03 16:52
19F：推 deathcustom:方丈、小李、林看看吧，他們應該比較了解@@ 09/03 16:53
20F：推 deathcustom:方丈跟林是做這個專門，小李則是有開AAIC 09/03 16:53
21F：推 deathcustom:至於我，摸過的只有SDADC跟震盪器 09/03 16:55
22F：→ horsemelon:呃...我去問其他教授好像對我老闆不太禮貌~"~ 09/03 18:55
23F：→ horsemelon:所以才會想說先PO在這邊看看 不過還是謝謝d大的回答~~ 09/03 18:56
24F：推 deathcustom:所以我才說"私下"問咩，當然最好是你先跟老闆討論啊 09/03 19:05
25F：→ lusitani:signal gen的output off後有的是pull low 但不一定很強 09/04 08:23
26F：→ lusitani:用電表去看是0電位沒錯 但實際上可能有點浮接狀態 09/04 08:24
27F：→ lusitani:建議可以直接把input直接都灌穩定的vcm電壓看看 09/04 08:26
28F：→ lusitani:另外想請教一下你的input是否有用到ESD I/O PAD 09/04 08:27
29F：→ lusitani:有的話可以看ESD Device是Gated Diode或是PN Junction的 09/04 08:29
30F：→ horsemelon:喔喔 我會試試看的 感謝樓上的建議~~ 09/04 08:57
31F：→ horsemelon:我input是有掛ESD沒錯 不過是自己lay的 就是畫很大的 09/04 08:58
32F：→ horsemelon:PNMOS 然後drain 跟gate連起來接到pad這樣 09/04 08:58
33F：→ horsemelon:不知道這樣會有什麼影響呢？ 09/04 08:59
34F：→ horsemelon:說錯了...是gate跟source連起來 drain接到pad...... 09/04 09:00
35F：→ horsemelon:不知能否請lu大說明一下ESD對ADC的影響呢~~@@"？ 09/04 09:04
36F：→ lusitani:找看看有沒有頻譜分析儀 要用直接掃頻的 09/04 12:32
37F：→ lusitani:不要用波型轉FFT的 09/04 12:32
38F：→ lusitani:IC上電後clk off,不要接input和balun 09/04 12:33
39F：→ lusitani:直接去點input 看靠近DC低頻的地方有沒有翹起來 09/04 12:34
40F：→ lusitani:以及clk打開後有沒有怪tone 09/04 12:35
41F：→ horsemelon:好的我試試看先 感謝lu大大~~!! 09/04 12:41
42F：→ Mauder:想問lu大 如果靠近DC有翹起來 或者是clock on會有怪tone是 09/08 00:16
43F：→ Mauder:甚麼原因造成的呢? 09/08 00:16
44F：→ Mauder:之前有欲過類似問題 想請教一下 09/08 00:16