作者horsemelon (我是马瓜)
看板Electronics
标题Re: [问题] 有关ADC量测
时间Fri Sep 3 11:50:01 2010
: 推 ultimachen:vin关掉是把func gen关掉还是接地?? 09/02 18:27
: 推 deathcustom:马香瓜耶ˇˇ 09/02 20:18
: 推 ehrlich:你把 differential vin 都接到 Vcm (AD8031) 看看 09/03 00:22
: → ehrlich:如果 0V differential input的时候 output 还是会跳动 09/03 00:22
: → ehrlich:那就是电路的ENOB就只有 5.3b 09/03 00:22
: → ehrlich:不然就是去其他实验室借高档点的Signal generator 或AWG 09/03 00:23
: → ehrlich:直接输出 differential signal, 减少量测变数 09/03 00:24
: → horsemelon:我把signal gen的output关掉 应该是接地 09/03 00:36
: → horsemelon:to ehrlich：5.3b主要应该是distortion造成的吧？ 09/03 00:37
: → horsemelon:在我的认知里面 即使电路有非线性项 output code 09/03 00:37
: → horsemelon:也不应该乱跳吧？@@" 顶多是解错码之类的 09/03 00:38
: → horsemelon:还是先谢谢楼上两位的回答喔~^^ 09/03 00:38
: → horsemelon:BTW ehr大大说把vin直接接到AD8031的输出 09/03 00:51
: → horsemelon:是指不要经过transformer端 直接用PCB连起来吗？ 09/03 00:51
: 推 ultimachen:去买SMA(BNC?)的接地头直接把input接地，或是照e大说的 09/03 09:45
用回文的好像清楚一点......
我把vin关掉是把signal gen的output按钮给按成off
所以这时候signal gen的输出应该是跟自己的地short起来
而不是floating
input两端这时候会等於Vcm
只是会通过transformer secondary的电感再进到chip就是了
另外一个问题是说
目前量到的ENOB是5.3b
如果是电路本身的非线性造成解析度下降
比方说cap mismatch, gain error, offset之类的问题
那应该也不会造成 Vin = Vcm 的时候输出乱跳才对啊？
顶多是本来输出应该是10000000却变成10000011之类的吧？
我目前是推敲说
因为 Vin = Vcm 的时候输出会乱跳3~7LSB
所以当signal gen打开的时候
input signal的DC值依然含有这3~7LSB的不确定性
换算起来大概就是後面3个bit不稳
因此才会量到5.3b的ENOB
不知道是否能够这样推敲呢？
这个问题实在是有点难厘清......
我们实验室又没有学长在做ADC的......
希望板上有经验的前辈们可以给予指导
感激不尽！
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.43.123.56
1F：→ ISSCC:ADC的Supply和Reference如果只用电源供应器直接进来 09/03 13:11
2F：→ ISSCC:是否会有电力公司的60Hz低频讯号的杂讯耦合 09/03 13:11
3F：→ ISSCC:ADC的Supply和Reference可试先经过PSRR效能很好的的LDO 09/03 13:12
4F：→ horsemelon:ADC的各个VDD都是用LDO接成的 reference则是用OP产生 09/03 13:12
5F：→ horsemelon:这几颗IC应该都是可靠的 因为是别的有做ADC实验室再用 09/03 13:14
6F：→ horsemelon:规格跟我这颗差不多 我想应该是OK的吧@@"？ 09/03 13:14
7F：推 deathcustom:你是用哪一种的pipeline?ref ladder有没有防kick back 09/03 14:21
8F：推 deathcustom:REF应该是每一阶都分开的吧?如果不是那很可能会哭哭 09/03 14:22
9F：推 deathcustom:不过我想你应该不会有这种失误才对 09/03 14:22
10F：推 deathcustom:还有，3LSB-7LSB是说00000011~00000111一直飘动吗? 09/03 14:23
11F：推 deathcustom:是的话重新做好可以多1.5-2ENOB, 比较合理(6.8-7.3) 09/03 14:24
12F：→ horsemelon:我是做ZCBC pipelined的......1.5bit/stage的架构 09/03 16:11
13F：→ horsemelon:sub-ADC不是直接用Vref/4当参考点 而是在time-domain 09/03 16:12
14F：→ horsemelon:上做sub-ADC 所以应该不用防kick back noise吧？ 09/03 16:13
15F：→ horsemelon:至於飘动的范围 大约就是後面三个bit会一直乱跳 09/03 16:15
16F：→ horsemelon:10000000~10000111 大致是这样 前五个MSB不会跳 09/03 16:17
17F：→ horsemelon:对了 d大说的REF每阶都分开是什麽意思？ 09/03 16:21
18F：推 deathcustom:你老板是谁?如果老板不是这个专门的话，你私下去问 09/03 16:52
19F：推 deathcustom:方丈、小李、林看看吧，他们应该比较了解@@ 09/03 16:53
20F：推 deathcustom:方丈跟林是做这个专门，小李则是有开AAIC 09/03 16:53
21F：推 deathcustom:至於我，摸过的只有SDADC跟震荡器 09/03 16:55
22F：→ horsemelon:呃...我去问其他教授好像对我老板不太礼貌~"~ 09/03 18:55
23F：→ horsemelon:所以才会想说先PO在这边看看 不过还是谢谢d大的回答~~ 09/03 18:56
24F：推 deathcustom:所以我才说"私下"问咩，当然最好是你先跟老板讨论啊 09/03 19:05
25F：→ lusitani:signal gen的output off後有的是pull low 但不一定很强 09/04 08:23
26F：→ lusitani:用电表去看是0电位没错 但实际上可能有点浮接状态 09/04 08:24
27F：→ lusitani:建议可以直接把input直接都灌稳定的vcm电压看看 09/04 08:26
28F：→ lusitani:另外想请教一下你的input是否有用到ESD I/O PAD 09/04 08:27
29F：→ lusitani:有的话可以看ESD Device是Gated Diode或是PN Junction的 09/04 08:29
30F：→ horsemelon:喔喔 我会试试看的 感谢楼上的建议~~ 09/04 08:57
31F：→ horsemelon:我input是有挂ESD没错 不过是自己lay的 就是画很大的 09/04 08:58
32F：→ horsemelon:PNMOS 然後drain 跟gate连起来接到pad这样 09/04 08:58
33F：→ horsemelon:不知道这样会有什麽影响呢？ 09/04 08:59
34F：→ horsemelon:说错了...是gate跟source连起来 drain接到pad...... 09/04 09:00
35F：→ horsemelon:不知能否请lu大说明一下ESD对ADC的影响呢~~@@"？ 09/04 09:04
36F：→ lusitani:找看看有没有频谱分析仪 要用直接扫频的 09/04 12:32
37F：→ lusitani:不要用波型转FFT的 09/04 12:32
38F：→ lusitani:IC上电後clk off,不要接input和balun 09/04 12:33
39F：→ lusitani:直接去点input 看靠近DC低频的地方有没有翘起来 09/04 12:34
40F：→ lusitani:以及clk打开後有没有怪tone 09/04 12:35
41F：→ horsemelon:好的我试试看先 感谢lu大大~~!! 09/04 12:41
42F：→ Mauder:想问lu大 如果靠近DC有翘起来 或者是clock on会有怪tone是 09/08 00:16
43F：→ Mauder:甚麽原因造成的呢? 09/08 00:16
44F：→ Mauder:之前有欲过类似问题 想请教一下 09/08 00:16