作者Acme ( )
看板Electronics
標題Re: [問題] design compiler後counter(計數器)總是 …
時間Sat Aug 14 10:53:59 2010
你的文件是從create_generated_clock來的..
所以我猜測 :
做DFF除頻器，synthesis/STA時
要 create_clock
create_generated_clock
create_generated_clock
......
PLL除頻器，synthesis/STA時
要 create_clock
create_clock
......
這兩個比較起來，後者比較簡單，只要在每個root create_clk 就好
------
而fpga有提供PLL的除頻器，我猜
可能是從PLL除出來的clk，跑到每個DFF的路徑就會有balance，
而一般用DFF除出來的clk，是不會balance的，
所以除出來後的clk，一定要透過bufg 才能讓 clk balance ，
如果能利用pll除出來的 clk
應該可以省 bufg 的 resource
※ 引述《zxvc (眾生都是未來佛)》之銘言：
: ※ 引述《maxwellee (maxwell)》之銘言：
: : 我是用counter拉出來做除頻clk 結果counter老出現violation
: : 請問該怎麼處理呢?
: : 還是sdc要怎麼針對這個問題去設定呢?如set_ideal_net?dont_touch_network?
: : 謝謝
: "Generated Clocks"[1]
: A design might include clock dividers ...
: Command: create_generated_clock
: 另外借問個問題，為什麼有人說不建議使用DFF除頻器，
: 最好用PLL來作除頻器？
: 對於數位cell-based的設計者，如果只用DFF做除頻器感覺難度
: 沒有與整合PLL的難度高。
: 如果做純數位的DFF除頻器就很好用，那為何許多FPGA卻有提供PLL的除頻器？
: 那用PLL除頻器的優點在哪裡？
: 希望有設計過這類電路的大大能指點一下。
: References:
: [1] Synopsys Inc., "Synopsys Timing Constraints and Optimization User Guide,"
: Version C-2009.06, p.p. 2-29, June 2009.
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.32.239.249
1F：推 zxvc:PLL除出來的clock應該也只是一個source吧，要接到各DFF應該還 08/14 12:42
2F：→ zxvc:是要clock tree吧。那這樣會比用DFF除頻器省嗎？ 08/14 12:43
3F：→ Acme:我認為如果除頻是做在pll內,應該會有很多source... 08/14 13:51
4F：→ Acme:因為,一般ic,會有一堆不同的clk... 08/14 13:52
5F：→ Acme:另外,我又想到,用數位做,好像在at speed測試時,會有些麻煩 08/14 13:53
6F：推 zxvc:很多source是指有不同相位的clock吧。但實際上用PLL作數位電 08/14 15:13
7F：→ zxvc:路的除頻器真的會用一個以上的同頻不同相位clock sources嗎？ 08/14 15:16
8F：推 zxvc:而且更多clock sources是不是也代表需要更多clock trees？ 08/14 15:22
9F：→ zxvc:總不可能每個DFF都可以接到一個專屬的PLL clock source吧。 08/14 15:23
10F：→ zxvc:另外Xilinx的FPGA不止用PLL來產生clock，還有一個叫DCM的東西 08/14 15:24
12F：推 zxvc:該說明書是有提到使用DCM的好處：如Clock Deskew、Frequency 08/14 15:33
13F：→ zxvc:Synthesis、Phase Shifting、...。但感覺沒有提到它比DFF除頻 08/14 15:35
14F：→ zxvc:器好在哪裡(假設某設計就只須要除2^n的頻率)。 08/14 15:37
15F：推 zxvc:(其實DFF除頻器可以產生週期2nT的clock。T是原clock週期。) 08/14 15:45
16F：→ zxvc:另外什麼是"at speed測試"？ 08/14 15:48