作者maxwellee (maxwell)
看板Electronics
標題[問題] design compiler後counter總是出現violation
時間Wed Aug 11 21:04:35 2010
我是用counter拉出來做除頻clk 結果counter老出現violation
請問該怎麼處理呢?
還是sdc要怎麼針對這個問題去設定呢?如set_ideal_net?dont_touch_network?
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.68.162.102
1F：推 ilovepachaya:ct? 08/11 22:35
我counter指的是計數器..抱歉沒講清楚..已修改
※ 編輯: maxwellee 來自: 203.68.162.102 (08/11 22:45)
2F：推 sepcher:coding style ? 08/12 17:02
3F：推 ViewMoon:FF/Q 若作為 generated clock, 最好避免再有 path 到其它 08/19 00:34
4F：→ ViewMoon:FF 的 D pin, 所以可能有兩個 FF, 它們的 D 都接同樣來源 08/19 00:35
5F：→ ViewMoon:但一顆的 Q 是接到其它 FF/D, 一顆的Q 是接到其它 FF/CK 08/19 00:36