作者maxwellee (maxwell)
看板Electronics
标题[问题] design compiler後counter总是出现violation
时间Wed Aug 11 21:04:35 2010
我是用counter拉出来做除频clk 结果counter老出现violation
请问该怎麽处理呢?
还是sdc要怎麽针对这个问题去设定呢?如set_ideal_net?dont_touch_network?
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 203.68.162.102
1F：推 ilovepachaya:ct? 08/11 22:35
我counter指的是计数器..抱歉没讲清楚..已修改
※ 编辑: maxwellee 来自: 203.68.162.102 (08/11 22:45)
2F：推 sepcher:coding style ? 08/12 17:02
3F：推 ViewMoon:FF/Q 若作为 generated clock, 最好避免再有 path 到其它 08/19 00:34
4F：→ ViewMoon:FF 的 D pin, 所以可能有两个 FF, 它们的 D 都接同样来源 08/19 00:35
5F：→ ViewMoon:但一颗的 Q 是接到其它 FF/D, 一颗的Q 是接到其它 FF/CK 08/19 00:36