作者wwwok (AIC)
看板Electronics
標題[問題] 請問BJT的LAYOUT
時間Fri Jul 30 22:27:03 2010
各位大大好 我想請問一下
在TXXX的0.35um製程中
我想要畫出串接的電晶體，如下圖這樣
http://www.storepic.org/img826/3081/18bjt.jpg
應該怎麼做才對?
我上網找了一些資料
由於BJT的C端是接到PSUB
似乎應該再多做一層PSUB2來隔開BJT
不然在LVS的時候都會把C直接視為接地
請問應該怎麼解決這個問題呢?
謝謝各位
--
只有在被愛的時候 才會發現自己是多麼的重要
只有在愛一個人的時候 才會發現原來可以這麼在乎一個人
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.124.32.131
1F：→ ISSCC:你的電路無法作，因為CXX提供的TXXX 0.35um是 07/31 00:32
2F：→ ISSCC:parasitic vertical BJT，就如你說的，BJT的C端是接到PSUB 07/31 00:32
3F：→ ISSCC:而TXXX 0.35um未提供DNWELL，無法作出不同的PWELL 07/31 00:33
4F：→ ISSCC:但TXXX 0.18um有提供DNWELL，理論上原PO可以試試看 07/31 00:34
5F：→ wwwok:感謝解說，謝謝 07/31 00:35
6F：推 hisanick:真不愧是 ISSCC... 07/31 10:21