作者wwwok (AIC)
看板Electronics
标题[问题] 请问BJT的LAYOUT
时间Fri Jul 30 22:27:03 2010
各位大大好 我想请问一下
在TXXX的0.35um制程中
我想要画出串接的电晶体，如下图这样
http://www.storepic.org/img826/3081/18bjt.jpg
应该怎麽做才对?
我上网找了一些资料
由於BJT的C端是接到PSUB
似乎应该再多做一层PSUB2来隔开BJT
不然在LVS的时候都会把C直接视为接地
请问应该怎麽解决这个问题呢?
谢谢各位
--
只有在被爱的时候 才会发现自己是多麽的重要
只有在爱一个人的时候 才会发现原来可以这麽在乎一个人
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.124.32.131
1F：→ ISSCC:你的电路无法作，因为CXX提供的TXXX 0.35um是 07/31 00:32
2F：→ ISSCC:parasitic vertical BJT，就如你说的，BJT的C端是接到PSUB 07/31 00:32
3F：→ ISSCC:而TXXX 0.35um未提供DNWELL，无法作出不同的PWELL 07/31 00:33
4F：→ ISSCC:但TXXX 0.18um有提供DNWELL，理论上原PO可以试试看 07/31 00:34
5F：→ wwwok:感谢解说，谢谢 07/31 00:35
6F：推 hisanick:真不愧是 ISSCC... 07/31 10:21