※ 引述《ilovepachaya (我是好牛肉)》之銘言： [恕刪] : site的部分指的是"每個單位格" : 我們都知道standard cell都是擺在cell的row上，並且有等高不等寬的特性 : 所以在technology file (.tf)會定義一個"單位格"有多大 : 在technology file(.tf)叫做unit tile也可以叫她site : 想知道這個大小多少，打開technology file(.tf)後，收尋字串 "unit tile" : 就可知 : 在ICC使用report_placment_utilization指令所產生的結果他是以site的型式report出 : 也就是說他並不是report面積，而是report出您在這個design使用了多少個"site" ^^^^^^^^^^^^^^^^ 我個人是徧好它也是種面積，要用更嚴格的術語可以說是一個cell的 bounding box面積。 : 而不管在DC或是ICC使用report_area都是report出真實的面積 ^^^^^^^^^^ "我的"DC與ICC report_area都是面積，但單位是site。 這張圖顯示DC(左)與ICC(右)的report_area是一致的： http://pic.pimg.tw/zxvc/1624014b93d3681d176d754a45e24cb8.png?v=1279331886 左圖也report了一個2-inputs NAND的area。 姑且不論此時report的area的單位，請繼續看下一張圖。 這張圖顯示ICC report_area與report_placement_utilization的結果： http://pic.pimg.tw/zxvc/72ece2933ccb00fcbd853ba774e6add9.png?v=1279331886 乍看之下好像兩者不太一樣， 這是因為report_area有把pad cells的面積(XMP*、ZMP*)也算進來 (這不知是不是因為我在synthesis時用chip-level synthesis的緣故)。 但如果我們把pad cells的area減去(由綠色框指令算出來的)， 如右上方的計算，就會得到與右下方report_placement_utilization完全一樣的數字。 ICC report_placement_utilization說它的單位是site， 反推DC report_area單位也是site。 : (題外...使用report_design -phtsical可以report出目前的utilization) : 以某個製程的standard cell來說 它的unit tile(site)為 h=2.8um w=0.28um : 然後做一個測試 我要lay一個macro，這個macro裡面只用了一個nand gate(ND2X1) : 將netlist讀進ICC或DC 使用report_area會report出area=3.1xxx um^2 ...我不知道為什麼你的DC會report這個數字，不知是設定的問題？ 還是CBDK不同所致？我用的CBDK是Faraday/UMC 90nm。 : 但是在ICC使用report_placment_utilization : 則會report出ND2X1這個cell使用了4個site : 使用ICC將該standard cell的milkyway打開後，並將ND2X1這個cell打開 : 用尺量一量會發現他的大小為w=1.12 h=2.8 : 1.12um^2*2.8um^2=3.1xxxum^2 左邊單位有點不太正確，應該是um。 : 1.12um^2/0.28um^2=4 site 所以說"我的"DC report_area的2-input NAND真的是以site為單位， 你的實際測量也證實它佔4個sites。 : 最後再題外 其時gate count也只是個大概而已 : 只是計算您的design內的standard cell的面積約等校於多少個NAND gate : 文章打到後來自己也不知道自己在打什麼 : 剛喝了點酒 如有打字錯誤請多見諒 : 再題外 tool怎麼算utilization，大約如下 : (standard cell area + macro cell area)/(core area) -- 信佛的人要知道：佛絕不會說謊。但請把握時光。 法滅盡經： http://www.cbeta.org/result/normal/T12/0396_001.htm 共勉之。 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.115.73.168