作者arloha (我要去澳洲玩!!!)
站內Electronics
標題[問題] 如何計算cell-based實現的IC gate count !?
時間Thu Jul 15 17:06:39 2010
剛剛爬過前面的文章
看到前面有人提到以tsmc 0.18合成的數位電路若要計算總gate count數
則是利用合成出來的面積除以10
不過現在有一個疑問!
我現在是以design compiler做電路合成
而合成後可以得到下列的結果
=============================
Combinational area : 100
Non combination area : 300
Net interconnect area : 500
=============================
Total cell area : 400
Total area : 900
=============================
想請問如果在估計大概使用多少gate count時...
是以Total cell area還是Total area的結果去除以10來得到總gate count數??
我直覺應該是用Total cell area的數據去除以10....不知道對不對!?
先在這裡感謝各位回答了!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.118.107.144
1F：推 ilovepachaya:Total cell area 去除 有加上net的面積不可信 07/15 17:15
2F：→ ilovepachaya:計算gate count並不是所有都是除以10 算法應該是 07/15 17:16
3F：→ ilovepachaya:除上該design kit的NAND gate的面積 如記得沒錯T18 07/15 17:16
4F：→ ilovepachaya:ARM design的NAND gate X1倍的 剛好是面積10um^2 07/15 17:17
5F：→ arloha:謝謝你喔!! 07/15 17:21
6F：→ rlpolo123:事實上 如果你上網查一下會有詳細的說明...gate count數 07/15 20:58
7F：→ rlpolo123:是利用兩輸入的NAND GATE面積去估算的 07/15 20:59
8F：→ rlpolo123:所以不同製程的NAND GATE面積當然也會不同 07/15 21:01