作者arloha (我要去澳洲玩!!!)
站内Electronics
标题[问题] 如何计算cell-based实现的IC gate count !?
时间Thu Jul 15 17:06:39 2010
刚刚爬过前面的文章
看到前面有人提到以tsmc 0.18合成的数位电路若要计算总gate count数
则是利用合成出来的面积除以10
不过现在有一个疑问!
我现在是以design compiler做电路合成
而合成後可以得到下列的结果
=============================
Combinational area : 100
Non combination area : 300
Net interconnect area : 500
=============================
Total cell area : 400
Total area : 900
=============================
想请问如果在估计大概使用多少gate count时...
是以Total cell area还是Total area的结果去除以10来得到总gate count数??
我直觉应该是用Total cell area的数据去除以10....不知道对不对!?
先在这里感谢各位回答了!!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.118.107.144
1F：推 ilovepachaya:Total cell area 去除 有加上net的面积不可信 07/15 17:15
2F：→ ilovepachaya:计算gate count并不是所有都是除以10 算法应该是 07/15 17:16
3F：→ ilovepachaya:除上该design kit的NAND gate的面积 如记得没错T18 07/15 17:16
4F：→ ilovepachaya:ARM design的NAND gate X1倍的 刚好是面积10um^2 07/15 17:17
5F：→ arloha:谢谢你喔!! 07/15 17:21
6F：→ rlpolo123:事实上 如果你上网查一下会有详细的说明...gate count数 07/15 20:58
7F：→ rlpolo123:是利用两输入的NAND GATE面积去估算的 07/15 20:59
8F：→ rlpolo123:所以不同制程的NAND GATE面积当然也会不同 07/15 21:01