作者ericabab (ㄍㄠˊ)
看板Electronics
標題[問題] verilog 第n個clock要做 n bits 的 shift
時間Tue Jun 22 00:24:09 2010
請教各位
我現在有一個signed的變數X
想在第一個cycle shift 1 bit
二 2
etc.
但是每個cycle那個變數都會更新
所以沒辦法用每次shift 1 bit來做
想請問有什麼方法可以做嗎
我有想過用一個count來記錄目前是第幾個cycle
然後用 X>>count，但是問題出在X是signed
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.114.93.131
1F：推 zxvc:請用arithmetic shift operators: >>>, <<< 06/22 10:20
2F：→ zxvc:e.g. X>>>count 06/22 10:21