作者ericabab (ㄍㄠˊ)
看板Electronics
标题[问题] verilog 第n个clock要做 n bits 的 shift
时间Tue Jun 22 00:24:09 2010
请教各位
我现在有一个signed的变数X
想在第一个cycle shift 1 bit
二 2
etc.
但是每个cycle那个变数都会更新
所以没办法用每次shift 1 bit来做
想请问有什麽方法可以做吗
我有想过用一个count来记录目前是第几个cycle
然後用 X>>count，但是问题出在X是signed
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.114.93.131
1F：推 zxvc:请用arithmetic shift operators: >>>, <<< 06/22 10:20
2F：→ zxvc:e.g. X>>>count 06/22 10:21