作者mozzan (mozzan)
看板Electronics
標題[問題] 我的verilog 除頻方法錯了??
時間Tue Apr 20 15:31:45 2010
input rst,clk;
input pause_push;
reg [23:0] driver;
wire clk1;
assign clk1=driver[23];
always @(negedge clk or negedge rst)
begin
if(!rst)
begin
driver<=24'h000000;
end
else
begin
driver<=driver+1;
end
end
always @(negedge rst or negedge clk1)
begin
.
.
.
.
以上是我的除頻方法
我燒到fpga後，我clk1 偵測不到，
請問是我的方法錯了嗎??
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.118.234.185
1F：推 baoerking:偵測不到，不一定是code寫錯呀 04/20 15:41
2F：→ mozzan:我的ASSIGN 那改成15以下就又測的到了 04/20 16:40
3F：→ mozzan:會不會是合成的問題?? 04/20 16:40
4F：→ horsehead:原頻率多快 可能是太慢了你還沒等到 04/20 16:56
5F：推 luckyBF:印象中曾經遇過!!有可能是合成的問題~ 04/20 20:34
6F：推 luckyBF:分兩個15bit做做看好了!! 04/20 22:20
7F：→ bakerly:我也覺得是除到太慢了，要不要全拉出來看看啊.. 04/23 21:22