作者clock0220 (= =")
看板Electronics
標題Re: [問題] cpu可以用FPGA實現嗎?
時間Thu Apr 15 18:37:38 2010
※ 引述《eagle36 ()》之銘言：
: ※ 引述《clock0220 (= =")》之銘言：
: : 寫出cpu code 燒到FPGA 有辦法驗證嗎?
: 跑波形模擬即可。
: : stratix ii算是FPGA嗎?
: 是。我猜是altera的版子對吧?
: : nios 跟 quartus 有何不同?
: 完全不一樣的東西，nios簡單講就是altera用FPGA做一顆單晶片；quartus則是altera
: 開發FPGA的IDE。
: : 為何一塊板子上會有stratix ii和max ii 一個fpga和cpld?
: 兩者應該是類似的功用，這點我沒辦法解釋詳細。
: : 要如何知道版子上 一些燈或按鍵 對應到晶片哪個pin?
: 看spec。
: : 何要在FPGA上開發嵌入式系統?
: 方便驗證、方便修改、方便進入市場等等等
: : 因為我的實驗室 學長都做類比電路 老師也沒空指導我
: : 希望有人能幫我解答一下 我還只是專題生>"<
: 有問題再發問，我能答的就答。
感謝各位的解答 現在稍微進入狀況了
只是目前還有一個問題 版子上有一個 configuration controller ( EPM7128AE
的CPLD ) 這個到底要幹嘛用?
看說明書上寫用來configure stratix ii 由flash memory裡的資料
可是FPGA 直接燒錄就可以了 為何需要這種CPLD?他的原理是什麼?
我用的是 nios development kit stratix ii edition
感謝各位!!
說明書網址
http://www.altera.com/literature/manual/mnl_nios2_board_stratixII_2s60.pdf
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 163.25.118.140
※ 編輯: clock0220 來自: 163.25.118.140 (04/15 18:41)
1F：→ bakerly:你的DESIGN燒在CPLD裡面不會隨著POWEROFF而不見，下次重新 04/15 22:32
2F：→ bakerly:上面後不用重燒就可以繼續驗證。如果你的DESIGN還一直在改 04/15 22:33
3F：→ bakerly:時會直接燒SOF到FPGA上去，當你的DESIGN作得差不多後通常 04/15 22:34
4F：→ bakerly:常會燒POF到CPLD上去，這樣就不用每次都重燒了。 04/15 22:35
5F：→ clock0220:喔 感謝我了解了 那是只要組譯一次就會出現sof和pof檔嗎 04/15 22:45
6F：→ clock0220:執行compilation 不是只會出現sof檔嗎? 04/15 22:48
7F：→ clock0220:的確會出現sof和pof 所以只要改pof檔的device就可以燒了 04/15 22:53