作者clock0220 (= =")
看板Electronics
标题Re: [问题] cpu可以用FPGA实现吗?
时间Thu Apr 15 18:37:38 2010
※ 引述《eagle36 ()》之铭言：
: ※ 引述《clock0220 (= =")》之铭言：
: : 写出cpu code 烧到FPGA 有办法验证吗?
: 跑波形模拟即可。
: : stratix ii算是FPGA吗?
: 是。我猜是altera的版子对吧?
: : nios 跟 quartus 有何不同?
: 完全不一样的东西，nios简单讲就是altera用FPGA做一颗单晶片；quartus则是altera
: 开发FPGA的IDE。
: : 为何一块板子上会有stratix ii和max ii 一个fpga和cpld?
: 两者应该是类似的功用，这点我没办法解释详细。
: : 要如何知道版子上 一些灯或按键 对应到晶片哪个pin?
: 看spec。
: : 何要在FPGA上开发嵌入式系统?
: 方便验证、方便修改、方便进入市场等等等
: : 因为我的实验室 学长都做类比电路 老师也没空指导我
: : 希望有人能帮我解答一下 我还只是专题生>"<
: 有问题再发问，我能答的就答。
感谢各位的解答 现在稍微进入状况了
只是目前还有一个问题 版子上有一个 configuration controller ( EPM7128AE
的CPLD ) 这个到底要干嘛用?
看说明书上写用来configure stratix ii 由flash memory里的资料
可是FPGA 直接烧录就可以了 为何需要这种CPLD?他的原理是什麽?
我用的是 nios development kit stratix ii edition
感谢各位!!
说明书网址
http://www.altera.com/literature/manual/mnl_nios2_board_stratixII_2s60.pdf
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 163.25.118.140
※ 编辑: clock0220 来自: 163.25.118.140 (04/15 18:41)
1F：→ bakerly:你的DESIGN烧在CPLD里面不会随着POWEROFF而不见，下次重新 04/15 22:32
2F：→ bakerly:上面後不用重烧就可以继续验证。如果你的DESIGN还一直在改 04/15 22:33
3F：→ bakerly:时会直接烧SOF到FPGA上去，当你的DESIGN作得差不多後通常 04/15 22:34
4F：→ bakerly:常会烧POF到CPLD上去，这样就不用每次都重烧了。 04/15 22:35
5F：→ clock0220:喔 感谢我了解了 那是只要组译一次就会出现sof和pof档吗 04/15 22:45
6F：→ clock0220:执行compilation 不是只会出现sof档吗? 04/15 22:48
7F：→ clock0220:的确会出现sof和pof 所以只要改pof档的device就可以烧了 04/15 22:53