作者yihsianghuan (unknown)
看板Electronics
標題[問題] 數位邏輯電路問題
時間Tue Dec 29 20:42:32 2009
How to design a three-input NAND gate and a three-input
NOR gate.
Note:
1.Assume that the size of the PMOS and the NMOS in a
unit-size inverter are 3W/L and W/L, respectively.
2.The parasitic capacitances for the transistors are
neglected.
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.224.37.38
2F：→ pow:把兩個input改成三個 12/29 20:53
3F：→ pow:NOR gate很類似 只是並連和串連地方不一樣 12/29 20:53
4F：推 katheryne:感覺上是問作業的耶@@ 12/29 21:47
5F：→ TripleC:這百分之一百是作業...XD 12/30 06:08
6F：推 pow:我也覺得是問作業 :p 12/30 08:36
7F：推 windboy0620:問作業拒答! 而且這個自己唸不用半小時就會了 12/30 11:29
8F：推 pow:不要這樣拉 想當初我剛讀碩士也是什麼都不懂阿 12/30 20:54
9F：→ pow:很多時候 新手只是需要人家引導一下 12/30 20:55
10F：→ pow:心情好就幫幫人家 心情好就不要回文就好拉～ 12/30 20:56
11F：→ yihsianghuan:three input Nand和Nor 我是知道邏輯電路怎麼畫 12/31 05:20
12F：→ yihsianghuan:我想問的問題是Note 1 size是什麼意思? 12/31 05:21
13F：→ yihsianghuan:亦即我畫好邏輯電路圖後要如何修改size? 12/31 05:22
14F：→ TripleC:P/N ratio 是 3:1, 有MOS串在一起的就把size放大 12/31 07:03
15F：推 pow:就當作電阻一樣看 串連兩個的話 W就要兩倍 等效R會一樣 12/31 09:14