作者yihsianghuan (unknown)
看板Electronics
标题[问题] 数位逻辑电路问题
时间Tue Dec 29 20:42:32 2009
How to design a three-input NAND gate and a three-input
NOR gate.
Note:
1.Assume that the size of the PMOS and the NMOS in a
unit-size inverter are 3W/L and W/L, respectively.
2.The parasitic capacitances for the transistors are
neglected.
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.224.37.38
2F：→ pow:把两个input改成三个 12/29 20:53
3F：→ pow:NOR gate很类似 只是并连和串连地方不一样 12/29 20:53
4F：推 katheryne:感觉上是问作业的耶@@ 12/29 21:47
5F：→ TripleC:这百分之一百是作业...XD 12/30 06:08
6F：推 pow:我也觉得是问作业 :p 12/30 08:36
7F：推 windboy0620:问作业拒答! 而且这个自己念不用半小时就会了 12/30 11:29
8F：推 pow:不要这样拉 想当初我刚读硕士也是什麽都不懂阿 12/30 20:54
9F：→ pow:很多时候 新手只是需要人家引导一下 12/30 20:55
10F：→ pow:心情好就帮帮人家 心情好就不要回文就好拉～ 12/30 20:56
11F：→ yihsianghuan:three input Nand和Nor 我是知道逻辑电路怎麽画 12/31 05:20
12F：→ yihsianghuan:我想问的问题是Note 1 size是什麽意思? 12/31 05:21
13F：→ yihsianghuan:亦即我画好逻辑电路图後要如何修改size? 12/31 05:22
14F：→ TripleC:P/N ratio 是 3:1, 有MOS串在一起的就把size放大 12/31 07:03
15F：推 pow:就当作电阻一样看 串连两个的话 W就要两倍 等效R会一样 12/31 09:14