作者KEVEN0906 (A_KEVEN)
看板Electronics
標題[問題] 小弟最近在看DDR2 的一些pin腳功能~有一些問題想請教!
時間Sat Dec 26 16:53:10 2009
最近在看DRAM的pin腳和時脈圖的關係
發現在DDR裡就有DQS的出現 可是原文
的datasheet裡面解釋不是很清楚 DDR2
也有DQS的出現 想要離清一下自己的
觀念
1. DQS的功能是在做什麼的? 是拿來當作
寫入/讀出的依據嗎?
2. 那DQS存在是不是因為為了要實現一個
時脈裡有兩次的傳輸 所以才會有DQS?
3. DDR2不是4-bit prefetch嗎?那為什麼
我看DDR2的datasheet裡再一個clock裡
就只有兩個資料的傳輸阿?這樣子不就
和DDR的傳輸效率一樣了嗎?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.120.2.211
1F：推 pupucar:4-bit prefetch但內部時脈是IO的一半 12/26 22:11
3F：→ KEVEN0906:感謝pupu大 目前還沒釐清的是 為什麼我查ddr和ddr2 12/27 01:17
4F：→ KEVEN0906:的時脈圖 發現兩個在資料傳輸上(DQ上)都是一個週期只有 12/27 01:19
5F：→ KEVEN0906:兩個資料的傳輸 這樣子不就代表ddr和ddr2的傳輸效率是相 12/27 01:20
6F：→ KEVEN0906:同的媽? 12/27 01:20
7F：→ Trai:DDR 就是在clock的正負緣將資料由記憶體IO傳送出來 12/27 01:36
8F：→ Trai:DDR 與 DDR2的差異是在DDR在一個記憶體周期能抓兩筆資料 12/27 01:37
9F：→ Trai:DDR2 能抓四筆。抓出來的資料會在IO的clock正負緣的時候傳送 12/27 01:38
10F：→ Trai:看起來感覺相同 可是因為DDR2的IO clock 比較高 所以實際頻寬 12/27 01:40
11F：→ Trai:還是比較高 12/27 01:40
12F：推 pupucar:同上 你沒發現SPCE的時脈範圍DDR2是DDR的兩倍嗎 12/27 13:55
13F：→ KEVEN0906:感謝Trai和pupucar的解答 可是小弟還是比較笨拙一點 12/27 18:43
14F：→ KEVEN0906:兩位大大說的IO clock是在時脈圖的哪邊看的阿?? 12/27 18:44
15F：→ KEVEN0906:時脈圖裡的CK週期是不是指記憶體的核心週期? 12/27 18:45
16F：→ KEVEN0906:如果是的話 那麼IO clock是從哪裡看的阿? 12/27 18:46
18F：推 pupucar:看chapter-3... 12/27 20:18
19F：→ KEVEN0906:pupu大 感恩 我這個知道 我想問的是 我給你看看 12/27 22:07
21F：→ KEVEN0906:都是連續讀取 但ddr和ddr2在DQ上卻都是一個週期只有兩 12/27 22:20
22F：→ KEVEN0906:筆資料的輸出 是為什麼?這樣子ddr和ddr2的性能不就一樣? 12/27 22:21
23F：→ TripleC:DDR, DDR2, DDR3還不都是double data rate 12/29 20:03
24F：→ TripleC:prefetch不同，clock rate不同... 12/29 20:06
28F：→ sneak: //daxiv.com 01/04 22:05