作者KEVEN0906 (A_KEVEN)
看板Electronics
标题[问题] 小弟最近在看DDR2 的一些pin脚功能~有一些问题想请教!
时间Sat Dec 26 16:53:10 2009
最近在看DRAM的pin脚和时脉图的关系
发现在DDR里就有DQS的出现 可是原文
的datasheet里面解释不是很清楚 DDR2
也有DQS的出现 想要离清一下自己的
观念
1. DQS的功能是在做什麽的? 是拿来当作
写入/读出的依据吗?
2. 那DQS存在是不是因为为了要实现一个
时脉里有两次的传输 所以才会有DQS?
3. DDR2不是4-bit prefetch吗?那为什麽
我看DDR2的datasheet里再一个clock里
就只有两个资料的传输阿?这样子不就
和DDR的传输效率一样了吗?
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 122.120.2.211
1F：推 pupucar:4-bit prefetch但内部时脉是IO的一半 12/26 22:11
3F：→ KEVEN0906:感谢pupu大 目前还没厘清的是 为什麽我查ddr和ddr2 12/27 01:17
4F：→ KEVEN0906:的时脉图 发现两个在资料传输上(DQ上)都是一个周期只有 12/27 01:19
5F：→ KEVEN0906:两个资料的传输 这样子不就代表ddr和ddr2的传输效率是相 12/27 01:20
6F：→ KEVEN0906:同的妈? 12/27 01:20
7F：→ Trai:DDR 就是在clock的正负缘将资料由记忆体IO传送出来 12/27 01:36
8F：→ Trai:DDR 与 DDR2的差异是在DDR在一个记忆体周期能抓两笔资料 12/27 01:37
9F：→ Trai:DDR2 能抓四笔。抓出来的资料会在IO的clock正负缘的时候传送 12/27 01:38
10F：→ Trai:看起来感觉相同 可是因为DDR2的IO clock 比较高 所以实际频宽 12/27 01:40
11F：→ Trai:还是比较高 12/27 01:40
12F：推 pupucar:同上 你没发现SPCE的时脉范围DDR2是DDR的两倍吗 12/27 13:55
13F：→ KEVEN0906:感谢Trai和pupucar的解答 可是小弟还是比较笨拙一点 12/27 18:43
14F：→ KEVEN0906:两位大大说的IO clock是在时脉图的哪边看的阿?? 12/27 18:44
15F：→ KEVEN0906:时脉图里的CK周期是不是指记忆体的核心周期? 12/27 18:45
16F：→ KEVEN0906:如果是的话 那麽IO clock是从哪里看的阿? 12/27 18:46
18F：推 pupucar:看chapter-3... 12/27 20:18
19F：→ KEVEN0906:pupu大 感恩 我这个知道 我想问的是 我给你看看 12/27 22:07
21F：→ KEVEN0906:都是连续读取 但ddr和ddr2在DQ上却都是一个周期只有两 12/27 22:20
22F：→ KEVEN0906:笔资料的输出 是为什麽?这样子ddr和ddr2的性能不就一样? 12/27 22:21
23F：→ TripleC:DDR, DDR2, DDR3还不都是double data rate 12/29 20:03
24F：→ TripleC:prefetch不同，clock rate不同... 12/29 20:06
28F：→ sneak: //daxiv.com 01/04 22:05