作者arloha (我要去澳洲玩!!!)
站內Electronics
標題[問題] Artisan memory generator (ra1sh) 波形的問題
時間Thu Dec 10 15:50:04 2009
我想請問一下Artisan memory generator裡ra1sh產生的ram問題
目前的情況大概是如下:
ram的地址是用5-bit counter去產生,read或write動作由counter的msb bit去控制
連續輸入的data依序是
0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,9,9,9,9,9,9,9,9,9,9,10,11,12,13,14,15
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
write mode時的輸入(part1) read mode時持續的輸入(part2)
正常的情況下counter在計數0~15時會將part1的data依序載入ram裡
然後,在counter計數從16~31時會輸出part1的結果(這時part2的data不會寫入ram裡)
但是我模擬出來的結果卻是 9,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15
^^^
輸出的第一筆資料卻是part2的第一筆資料,而不是part1的第一筆資料
part1第一筆似乎消失了?
不知道這是什麼原因?
是我在產生ram的過程中設定有錯誤?還是怎樣子呢?
先感謝各位提供的建議了!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.118.107.144
1F：推 rlpolo123:可能抓到的Data是前一個clk寫入的Data 12/10 16:53
2F：→ rlpolo123:因為如果你的OEn 一直為low時 RData除了會是你讀的Data 12/10 16:54
3F：→ rlpolo123:也有可能跑出前一個clk你所寫入的Data 12/10 16:55
4F：→ rlpolo123:不過是猜的 講錯的話請包涵= =a 12/10 16:58
5F：→ bakerly:沒有web和clk只能用猜的...我猜是web的時點錯了.. 12/11 09:10
6F：→ arloha:我目前是做function模擬,應該不會有抓值時間點的問題 12/11 11:29
7F：→ bakerly:我是指wdb起來的cycle不對...不是指timing... 12/11 12:50
8F：→ colinshih:input pins 要加 # 12/12 01:25