作者arloha (我要去澳洲玩!!!)
站内Electronics
标题[问题] Artisan memory generator (ra1sh) 波形的问题
时间Thu Dec 10 15:50:04 2009
我想请问一下Artisan memory generator里ra1sh产生的ram问题
目前的情况大概是如下:
ram的地址是用5-bit counter去产生,read或write动作由counter的msb bit去控制
连续输入的data依序是
0,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15,9,9,9,9,9,9,9,9,9,9,10,11,12,13,14,15
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^
write mode时的输入(part1) read mode时持续的输入(part2)
正常的情况下counter在计数0~15时会将part1的data依序载入ram里
然後,在counter计数从16~31时会输出part1的结果(这时part2的data不会写入ram里)
但是我模拟出来的结果却是 9,1,2,3,4,5,6,7,8,9,10,11,12,13,14,15
^^^
输出的第一笔资料却是part2的第一笔资料,而不是part1的第一笔资料
part1第一笔似乎消失了?
不知道这是什麽原因?
是我在产生ram的过程中设定有错误?还是怎样子呢?
先感谢各位提供的建议了!!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.118.107.144
1F：推 rlpolo123:可能抓到的Data是前一个clk写入的Data 12/10 16:53
2F：→ rlpolo123:因为如果你的OEn 一直为low时 RData除了会是你读的Data 12/10 16:54
3F：→ rlpolo123:也有可能跑出前一个clk你所写入的Data 12/10 16:55
4F：→ rlpolo123:不过是猜的 讲错的话请包涵= =a 12/10 16:58
5F：→ bakerly:没有web和clk只能用猜的...我猜是web的时点错了.. 12/11 09:10
6F：→ arloha:我目前是做function模拟,应该不会有抓值时间点的问题 12/11 11:29
7F：→ bakerly:我是指wdb起来的cycle不对...不是指timing... 12/11 12:50
8F：→ colinshih:input pins 要加 # 12/12 01:25