作者kingofgar (Aragorn)
看板Electronics
標題[問題] design compiler 2006.06
時間Mon Dec 7 18:22:33 2009
小弟目前是新手,在合成時有發現netlist中會有大寫與小寫的internal net name
n1與N1代表不同的訊號,但是跑full chip SPICE時spice是case insensitivity
會把n1跟N1當作是一樣的訊號
請問板上先進
如何限制design compiler 在合成時只用lower case 的internal net name?
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 71.135.112.76
1F：推 zxvc:請查說明書，關鍵字:define_name_rule, change_name, ... 12/07 20:00
2F：→ zxvc:抱歉，應該是define_name_rules, change_names, ... 12/07 20:02
3F：→ kingofgar:感謝Z大,我會在查一下USER GUIDE. 12/08 03:58