作者kingofgar (Aragorn)
看板Electronics
标题[问题] design compiler 2006.06
时间Mon Dec 7 18:22:33 2009
小弟目前是新手,在合成时有发现netlist中会有大写与小写的internal net name
n1与N1代表不同的讯号,但是跑full chip SPICE时spice是case insensitivity
会把n1跟N1当作是一样的讯号
请问板上先进
如何限制design compiler 在合成时只用lower case 的internal net name?
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 71.135.112.76
1F：推 zxvc:请查说明书，关键字:define_name_rule, change_name, ... 12/07 20:00
2F：→ zxvc:抱歉，应该是define_name_rules, change_names, ... 12/07 20:02
3F：→ kingofgar:感谢Z大,我会在查一下USER GUIDE. 12/08 03:58