作者clanguage (C語言)
看板Electronics
標題[問題] FPGA - blocking statements
時間Tue Nov 17 10:03:12 2009
請問一下 FPGA 的 blocking
小的對這邊觀念有點疑問
always @(posedge clk) begin
a = b; //1
a = c; //2
a = d; //3
end;
請問一下, 這樣的敘述是在一個 clk 裡面完成所有工作嗎?
因為像單晶片之類的, 一道指令少說一個 CLK cycle
blocking 的每個敘述, 前面的先做
假如我的 always block 內指令多到爆炸,
那會不會一個 CLK 裡面這些敘述做不完？
那是合成器會報錯嗎? 還是自己要避免掉？
謝謝！
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.229.234.209
1F：推 tkhan:把verilog先看熟.. 11/17 10:37
2F：推 timmerix:如果裡面太多判斷條件的話 有可能會做不完 要看情況 11/17 12:28
3F：→ timmerix:不過我寫VERILOG到現在還沒有做不完過^^ 11/17 12:29
4F：推 finalhaven:最後會直接a=d做而已吧?y 11/17 12:58
5F：推 windboy0620:sequential的東西最好用nonblocking statements 比較 11/17 13:36
6F：→ windboy0620:穩也不會有你的問題發生 11/17 13:36
7F：→ colinshih:你到底要問什麼? 連問個問題都無法有條理描述 11/18 23:05
8F：→ colinshih:什麼是 non-blocking, blocking assignment? 看懂再來問 11/18 23:05