作者clanguage (C语言)
看板Electronics
标题[问题] FPGA - blocking statements
时间Tue Nov 17 10:03:12 2009
请问一下 FPGA 的 blocking
小的对这边观念有点疑问
always @(posedge clk) begin
a = b; //1
a = c; //2
a = d; //3
end;
请问一下, 这样的叙述是在一个 clk 里面完成所有工作吗?
因为像单晶片之类的, 一道指令少说一个 CLK cycle
blocking 的每个叙述, 前面的先做
假如我的 always block 内指令多到爆炸,
那会不会一个 CLK 里面这些叙述做不完？
那是合成器会报错吗? 还是自己要避免掉？
谢谢！
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.229.234.209
1F：推 tkhan:把verilog先看熟.. 11/17 10:37
2F：推 timmerix:如果里面太多判断条件的话 有可能会做不完 要看情况 11/17 12:28
3F：→ timmerix:不过我写VERILOG到现在还没有做不完过^^ 11/17 12:29
4F：推 finalhaven:最後会直接a=d做而已吧?y 11/17 12:58
5F：推 windboy0620:sequential的东西最好用nonblocking statements 比较 11/17 13:36
6F：→ windboy0620:稳也不会有你的问题发生 11/17 13:36
7F：→ colinshih:你到底要问什麽? 连问个问题都无法有条理描述 11/18 23:05
8F：→ colinshih:什麽是 non-blocking, blocking assignment? 看懂再来问 11/18 23:05