作者caine06 (Caine)
看板Electronics
標題[問題] 請問有辦法用verilog寫一個pulse嗎??
時間Sun Nov 8 23:17:26 2009
想請問一下
目前我得用verilog寫一個pulse的模組
但是clock有限制
我所用的clock是會跑8個clock之後
會停在low的地方
約幾us會再跑8個clock
一直重覆這樣循環
我的pulse卻得發生在8個clock之後
也就是我得數8個clock之後
在low的地方產生一個pulse
我試了很多方式 也找了資料
卻不知道有什麼辦法
可以在low的時候產生一個pulse
不知道有沒有高手知道的??
可以指點一下嗎???
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.137.65.241
1F：推 windboy0620:稍微畫一下圖吧 這樣大家比較清楚你在講啥 11/09 08:27
2F：推 bakerly:沒有clock要造pulse我只知道用delay cell.. 11/09 08:46
3F：推 evoker1984:用counter? 11/09 17:22
4F：推 pow:Verilog裡面沒有Clock的話 做得出pulse但是模擬應該跑不出來 11/10 01:05
5F：→ pow:要transistor level的模擬才看得到吧 11/10 01:06