作者caine06 (Caine)
看板Electronics
标题[问题] 请问有办法用verilog写一个pulse吗??
时间Sun Nov 8 23:17:26 2009
想请问一下
目前我得用verilog写一个pulse的模组
但是clock有限制
我所用的clock是会跑8个clock之後
会停在low的地方
约几us会再跑8个clock
一直重覆这样循环
我的pulse却得发生在8个clock之後
也就是我得数8个clock之後
在low的地方产生一个pulse
我试了很多方式 也找了资料
却不知道有什麽办法
可以在low的时候产生一个pulse
不知道有没有高手知道的??
可以指点一下吗???
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.137.65.241
1F：推 windboy0620:稍微画一下图吧 这样大家比较清楚你在讲啥 11/09 08:27
2F：推 bakerly:没有clock要造pulse我只知道用delay cell.. 11/09 08:46
3F：推 evoker1984:用counter? 11/09 17:22
4F：推 pow:Verilog里面没有Clock的话 做得出pulse但是模拟应该跑不出来 11/10 01:05
5F：→ pow:要transistor level的模拟才看得到吧 11/10 01:06