作者horsehead ( NNNN)
看板Electronics
標題Re: [請益] verilog如何在一個always判斷觸發源?
時間Wed Nov 4 22:56:21 2009
※ 引述《Darrens (小胖子)》之銘言:
: 我想問個關於觸發的問題
: 我寫的程式裡有一段是這樣:
: always@(negedge load)
: begin
: if(load==0)
: begin
: count=count+1;
: end
: end
: load是一直在高準位的值
: 但每一小段時間就會變low
: 之後再馬上變回高準位
: 我有確定if裡面會執行
: 我想要計算變成low時的次數
: 卻一直跑不出計數出的次數
: 不知道我這樣的寫法是不是有問題??
: 謝謝~~
: 另外我想再問一下
: 在always裡,是否可寫成
: always@(posedge clk or a or b)
: 這樣的寫法??
: 非常感謝~~
always @(negedge load or negedge rst)
if(!rst)
count <= 0 ;
else
count <= count + 1 ;
第一個這樣試試看
第二個問題你的 a ,b 是想要有做什麼動作呢
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.228.73.132
※ 編輯: horsehead 來自: 61.228.73.132 (11/04 22:57)