作者Lary (PTTuser)
看板Electronics
標題Re: [問題] 請問MOS的SIZE
時間Fri Sep 11 17:26:43 2009
※ 引述《wwwok (勇敢的堅持下去)》之銘言：
: 踏入類比領域大概一年了
: 才發現東西越來越多不會阿
: 最近在做電路的時候
: 突然想到現在設計的W/L是最好的嗎
: 以前我總是設計到能小則小
: 不過最近又K了點書 發現書上許多SIZE都設計的很大(W=10u以上)
: 像我之前的TWOSTAGEOP 輸入對W差不多才4u
: 所以說想請問一下各位大大
: 究竟SIZE的設計取決於什麼呢？
: 又以OP來說好了 SIZE設計對於OP的考量因素有哪些呢？
我進analog IC設計也不久
不過還是提供個人淺見
首先要決定你的Vdsat的range
因為Vdsat = Vgs-Vth (約略)
所以Vsat在100~300 mV為佳(針對我自己使用的0.18製程)
小於100mV元件不是strong inversion
大於300mV則元件的電子速度會接近saturation velocity
決定Vdsat後再根據你要的耗電流與想得到的gm決定你的device size
東調西調來得到gm與current符合你的要求且Vdsat合理者
最後考慮process variation
因為variation和W*L開根號成正比(須參考fab資料)
所以在W/L已經決定的情況下選擇一個OK的length
(太小有variaion 太大佔面積 請用Monte-Carlo決定)
如果是高頻電路也要考慮一下layout後的parasitic效應
會否因為device太大而掛點
這是我個人選擇device size的方法
當然不同電路會有不同的考量
希望對你有幫助
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.228.149
1F：推 wwwok:推 感謝大大的解說 對我幫助很大^^ 09/12 00:04
2F：推 bb7:想問一下如果是.35um呢?..vdsat理想範圍大概落在哪邊? 09/12 09:20
3F：→ Lary:這你要去看一下TSMC的參數 最小大概是Vds-Vth>100~150 mV 09/12 11:55
4F：→ Lary:這樣確保device在strong inversion 最大可能要看TSMC Vgs-Vth 09/12 11:56
5F：→ Lary:多大時電子會接近saturation velocity 09/12 11:56
6F：推 yingda1004:請問在不同的製程如何辨別Vod要多少才是strong invers? 09/12 12:07
7F：→ yingda1004:和Vod大於多少才會飽和??是要自己再去跑單顆的特性圖嗎 09/12 12:08
8F：→ yingda1004:還是製程文件中會有?可以請問一下嗎??感謝! 09/12 12:09
9F：→ yingda1004:再請問一下.若非在Strong或速度已經飽和會有什麼影響? 09/12 12:10